JPS642161Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 この考案は、プロセス制御の分野で使用される
比率設定器に関する。

(ロ) 従来技術 従来の比率設定器の概略回路を第１図に示して
いる。同図において、１は比率設定用の電源、２
は比率設定電圧Esを設定するボリユウム、３は
比較器、４は比較器３の出力に応答してUpパル
ス、あるいはDownパルスを出力するロジツク回
路、５はロジツク回路よりのUpパルスあるいは
Downパルスを受けて可逆カウントとするカウン
タである。６は入力信号Eiを与える端子、７は入
力増幅器、８はカウンタ５のデジタル値をアナロ
グ値に変換し、比率Ｋとして入力信号Eiに乗ずる
マルチプライング（乗算）Ｄ／Ａ変換器、９は出
力増幅器、１０は出力信号Eo（＝KEi）を導出す
る出力端子である。また１１は、カウンタ５のデ
ジタル出力値をアナログ値に変換し、電源１２の
基準電圧Ｅを乗じて出力するマルチプライング
Ｄ／Ａ変換器、１３はマルチプライングＤ／Ａ変
換器１１の出力を、比較器３に帰還する増幅器、
１４は比率設定値指定計である。

この比率設定器では、ボリユウム２からの比率
設定電圧Esと、カウンタ５のカウントデジタル
値をＤ／Ａ変換して帰還した電圧−Efとを加算
したものを比較器３に入力し、極性を判別し、極
性が(十)ならEs＞Efであるとして、ロジツク回路
４はカウンタ５にUpパルスを送り、逆に極性が
（−）ならEs＜Efであるとして、ロジツク回路４
はカウンタ５にDownパルスを送り、Es＝Efとな
る状態すなわち比率設定電圧Esに対応したデジ
タル値がカウンタ５より出力されるように調整さ
れる。この種の比率設定器では、比較器を用いて
いるため、比較器出力が正負に反転してハンチン
グ現象を生じ、比率設定値が常に不安定に変動す
るという欠点があつた。これを解決するために不
感帯回路を設けることも考えられるが、適切な不
感帯回路を簡単には実現できないし、また不感帯
を設けること自体、精度の良い比率設定をなすこ
とと矛盾するという問題があつた。

(ハ) 目的 この考案の目的は、上記した従来の比率設定器
の欠点を解消し、設定信号の安定な比率設定器を
提供することである。

(ニ) 構成 上記目的を達成するために、この考案の比率設
定器は、設定比率電圧を導出する比率設定ボリユ
ウムと、前記設定比率電圧を受け、電圧値に応じ
た周波数のパルス信号に変換する電圧・周波数変
換回路と、所定の期間だけ繰返し開かれ、前記電
圧・周波数変換回路よりのパルス信号を通すゲー
ト回路と、このゲート回路よりのパルス信号をカ
ウントするカウンタと、このカウンタの出力値を
ラツチするラツチ回路と、このラツチ回路よりの
デジタル信号をアナログ値に変換するとともに、
入力信号と比率演算する演算Ｄ／Ａ変換器とから
構成されている。

(ホ) 実施例 以下、実施例によりこの考案をさらに詳細に説
明する。

第２図は、この考案の１実施例を示す比率設定
器の回路ブロツク図である。同図において、２１
は比率設定用の電源、２２は比率設定電圧Esを
設定するボリユウム、２３は比率設定ボリユウム
２２よりの比率設定電圧Esを受け、この設定電
圧Esに応じた周波数のパルス信号に変換出力す
る電圧・周波数変換回路、２４は一定の期間ハイ
となるゲート信号Ｓ１を発生し、ハイ信号を周期
的に出力するゲート信号発生器、２５は電圧・周
波数変換回路２３よりのパルス信号を受け、ゲー
ト信号発生器２４よりハイレベルのゲート信号が
印加される期間、パルス信号Ｓ４を出力するゲー
ト回路、２６はゲート回路２５よりのパルス信号
Ｓ４を受けてカウントするカウンタ、２７はゲー
ト信号発生器２４よりのゲート信号Ｓ１を受け、
立下がり微分を行い、パルス信号Ｓ２を出力する
微分回路、２８は信号Ｓ２を時間tdだけ遅延させ
た信号Ｓ３を得るための時間遅れ回路である。こ
の信号Ｓ３により、カウンタ２６がリセツトされ
るようになつている。２９はカウンタ２６に初期
値を設定するためのデジタルスイツチ、３０は、
微分回路２７より信号Ｓ２を受けると、カウンタ
２６の出力をラツチするラツチ回路、３１は入力
信号Eiを与える入力端子、３２は入力増幅器、３
３はラツチ回路３０よりのパラレルデジタルデー
タをアナログ値に変換し、比率Ｋとして入力信号
Eiに乗ずるマルチプライングＤ／Ａ変換器、３４
は出力増幅器、３５は出力信号Eoを導出する出
力端子である。なお、３６は比率設定値指示計で
ある。

次に、第３図に示す信号波形を参照して、実施
例比率設定器の動作を説明する。

ボリユウム２２で比率設定電圧Esが設定され
ると、この比率設定電圧Esは、電圧・周波数変
換回路２３でその設定値Esに対応した周波数の
パルス信号に変換される。このパルス信号は、連
続的にゲート回路２５の入力の一端に与えられ
る。しかし、ゲート回路２５の他方の入力端に
は、ゲート信号発生回路２４よりゲート信号Ｓ１
（第３図のＳ１参照）が加えられているので、ゲ
ート回路２５は、ゲート信号Ｓ１がハイレベルで
ある期間Ｔの間のみパルス信号を出力側に導出す
る（第３図のＳ４参照）。

また、微分回路２７で、ゲート信号Ｓ１を立下
がり微分により、パルス信号Ｓ２（第３図のＳ２
参照）を得、さらにこの信号Ｓ２を時間遅れ回路
２８でtdだけ遅延させた信号Ｓ３（第３図のＳ３
参照）が得られ、この信号Ｓ３によりカウンタ２
６がリセツトされる。ゲート信号Ｓ１のローの期
間ｔに対しｔ＞tdなので、カウンタ２６はリセツ
トされた後、パルス信号Ｓ４をカウントすること
になる。このカウントは次にリセツトされるまで
行われるので、結局パルス信号Ｓ４のパルス数、
すなわち比率設定電圧Esに対応したカウント値
となる。このカウンタ２６のカウント値は、カウ
ンタ２６のリセツト前に、信号Ｓ２でラツチ回路
３０にラツチされる。そしてラツチ回路３０のバ
ラレルデジタルデータは比率設定値としてマルチ
プライングＤ／Ａ変換器３３に入力され、アナロ
グ値に変換され、入力信号と乗算されることにな
る。

カウンタ２６は、信号Ｓ３が入力される毎にリ
セツトされ、次のゲート信号Ｓ１のハイの期間に
パルス信号Ｓ４をカウンタし、その内容を繰返し
更新し、その更新内容はやはりその都度ラツチ回
路３０にラツチされる。したがつて比率設定電圧
Esが変化しない間は、ラツチ回路３０にラツチ
されるカウンタ２６の内容も一定であるが、比率
設定電圧Esを変化させると、それに応じて信号
Ｓ４のパルス数も変化するのでカウンタ２６の内
容も変化する。

比率の設定範囲が、例えば0.3〜3.0などのよう
にバイアスを持つている場合には、デジタルスイ
ツチ２９に初期値をセツトしておくと、信号Ｓ１
の立上がりをストローブ信号とし、この初期値が
カウンタ２６にロードされ、この初期値に、さら
に信号Ｓ４のパルスがカウントされていくことに
なる。

(ヘ) 効果 この考案の比率設定器によれば、比率設定電圧
を、周波数すなわちパルス信号に変換し、このパ
ルス信号をカウンタでカウントし、その出力をラ
ツチ回路でラツチし、マルチプライングＤ／Ａ変
換器に与えるものであるから、比較器による制御
は不要であり、したがつて設定信号のハンチング
も生じることなく、安定した設定信号が得られ
る。しかもこの安定性を得るために、複雑な不感
帯回路を設けることも不要であり、その上比率設
定値の零点調整も容易となる。

【図面の簡単な説明】

第１図は従来の比率設定器の概略ブロツク図、
第２図はこの考案の１実施例を示す比率設定器の
回路ブロツク図、第３図は同比率設定器の動作を
説明するための信号波形図である。 ２２：比率設定ボリユウム、２３：電圧・周波
数変換回路、２４：ゲート回路、２６：カウン
タ、３０：ラツチ回路、３３：マルチプライング
Ｄ／Ａ変換器。

Claims (1)

【実用新案登録請求の範囲】
1. 設定比率電圧を導出する比率設定ボリユウム
   と、前記設定比率電圧を受け、電圧値に応じた周
   波数のパルス信号に変換する電圧・周波数変換回
   路と、所定の期間だけ繰返し開かれ、前記電圧・
   周波数変換回路よりのパルス信号を通すゲート回
   路と、このゲート回路よりのパルス信号をカウン
   トするカウンタと、このカウンタの出力値をラツ
   チするラツチ回路と、このラツチ回路よりのデジ
   タル信号をアナログ値に変換するとともに、入力
   信号と比率演算する乗算Ｄ／Ａ変換器とからなる
   比率設定器。