JPS639656B2 - - Google Patents

Info

Publication number
JPS639656B2
JPS639656B2 JP55066092A JP6609280A JPS639656B2 JP S639656 B2 JPS639656 B2 JP S639656B2 JP 55066092 A JP55066092 A JP 55066092A JP 6609280 A JP6609280 A JP 6609280A JP S639656 B2 JPS639656 B2 JP S639656B2
Authority
JP
Japan
Prior art keywords
pattern
line
exposure
semiconductor device
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55066092A
Other languages
English (en)
Other versions
JPS56162834A (en
Inventor
Yasuo Iida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6609280A priority Critical patent/JPS56162834A/ja
Publication of JPS56162834A publication Critical patent/JPS56162834A/ja
Publication of JPS639656B2 publication Critical patent/JPS639656B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 この発明は、半導体装置パターン構成、特にポ
ジ型レジストを用いた写真蝕刻技術を採用した場
合にその信頼性を向上するための加工条件評価パ
ターンに工夫を凝らし、更にそれを半導体装置の
構成そのものとして一体不可分のものとして組み
込んでしまおうとする技術思想に関するものであ
る。
従来、ポジ型レジストは、ネガ型レジストに比
べ高コントラストでかつ高解像度であるにもかか
わらず、レジスト除去部分に薄い不必要な残膜が
生じたり、接着力が悪かつたりしたため信頼性上
問題があるとしてあまり使用されていなかつた。
接着力改善の一方法としてシラン系化合物を用
いた表面処理をレジスト塗布前に行うことが知ら
れているが、欠点として露光部分の残膜も剥離し
にくくなる傾向がある。特に残膜が均一にある場
合は光学顕微鏡でその有無を判定することはきわ
めて困難であり、ために見落す事故も多い。残膜
のある状態でエツチングを開始した場合は、エツ
チング中に残膜が不均一にはがれ、その結果エツ
チングされるべき物質が不均一に残存してしまう
こととなり、エツチングの信頼性向上における一
つの大きな問題となつていたのである。
残膜状態を検査する望ましい方法としては、簡
単な評価用パターンを各チツプの隅に入れておき
これを光学顕微鏡を用いて評価する方法がある。
本発明者がレジスト残膜発生の状況を詳しく評
価したところ、写真蝕刻技術を施す際にレジスト
が露光不足の場合に発生しやすく、露光不足の度
合が強くなる程均一に厚く残ることが伴つた。
パターン形状を最適化するためには露光量にも
最適値があり、その条件は残膜が発生し始める直
前であつた。また光学顕微鏡で最も残膜状況が観
察しやすいのは、露光が適正に近く、露光部分の
レジストがほぼとれて不均一に残存している状態
で、完全にとれている場合や均一に残存している
場合はその両者を区別することが困難であること
もわかつた。
一方、無子線露光においてはパターン間の近接
効果およびパターン内の近接効果が、光学露光に
比べ、電子線の散乱のため顕著であり、例えばラ
イン・アンド・スペース・パターンを描く場合、
その構成線幅の変化が微小であつてもそれに要す
る実効的露光量の方は大きく変化することが一応
知られている。
本発明者は、この現象を初めて積極的に利用し
ようとしたのである。すなわち、各半導体装置チ
ツプの隅部もしくはフル・ウエハーの半導体装置
の場合は前記隅部に相当する部位に、その構成線
幅を微小に変化させて形成した幾組かのライン・
アンド・スペース・パターンを配置すれば、近接
効果の影響が出はじめる線幅の所でレジスト残膜
がなくなり始め、その不均一色のためきわめて容
易にレジストの露光状況および残膜状態がわかる
というのである。近接効果は線幅が太くなる程、
大きくなるため不均一色のあらわれたパターン以
上の線幅については、レジスト残膜がないと考え
てよいということであり、この事実は実験的にも
充分に確認できた。
本発明による半導体装置は、複数の線分をその
線幅と同等の間隔で配列したライン・アンド・ス
ペース・パターンの複数を、それぞれ線幅を異な
らしめて形成して一組の加工条件評価パターンと
なし、加工条件評価パターン中の最小線幅で構成
したライン・アンド・スペース・パターンの線幅
は少なくともウエハー上に形成した半導体装置パ
ターンに使われている最小の線幅もしくは間隔幅
以下であり、最小線幅で構成したライン・アン
ド・スペース・パターンの線幅は少なくともパタ
ーン相互間の近接効果が及ばなくなる値以上であ
るようにし、この一組一組の加工条件評価パター
ンをウエハー上に多数個配列して形成した各半導
体装置チツプの隅部もしくはフル・ウエハーの半
導体装置の場合は、前記隅部に相当する部位に形
成したことを特徴とした半導体装置である。
本発明の半導体装置が設置することとした新規
な加工条件評価パターンによつて、以下に述べる
ような優れた効果を得ることができる。
まず第1の効果は、残膜およびその状態観察が
適格に用い得るようになつたことである。したが
つて、前記ポジ型レジストの接着性の悪さを改善
するために表面改質材、接着強化剤等を用いて残
膜が生じ易くなる恐れがあつたとしても、容易に
それが検出できるようになつたために、必要とあ
れば必要なだけ使用することができるようになり
併せて高い信頼性を実現できるようになつたこと
である。
第2の効果は、本発明が採用した加工条件評価
パターンそのものが極めて単純で小型であるため
例えば、電子ビーム露光等との露光時に最も投影
歪等々の不安定要素の影響を受け易い半導体装置
チツプの隅部に形成でき、そこの加工条件を直接
的に把握できるようになつたことである。この効
果はフル・ウエハーの大規模集積回路においても
発揮されるのは当然であつて、通常の集積回路に
おける半導体チツプ隅部に相当する部位にこの加
工条件評価パターンを形成すればよい。これによ
つて露光の適否、エツチングの適歪、残膜状態、
等々の諸々の加工条件を、ウエハー毎、更には各
半導体装置チツプ毎にチエツクし得るようになつ
た効果は実用上誠に貴重である。
第3の効果は、露光が適切に近く、残膜がはが
れかかつているため色むらの生じているライン・
アンド・スペース・パターンの組を見つけ、それ
よりも太い露光パターンについては残膜なしと考
えてよいという簡単な確認方法がとれることであ
り、ライン・アンド・スペースの構成パターンそ
のものを詳しく観察する必要はないので、確認に
は低倍率の光学顕微鏡を用いれば充分であること
である。
第4の効果は、一旦、パターンデータを作つて
しまえば常にそれを用いることができることであ
る。この第4の効果は、所望の露光パターンの適
正露光量を中心にそれよりも多い場合、およびそ
れよりも少ない場合をウエハーの一部に試し露光
し、所望の露光パターンが替わるたびに変化して
露光中心値が移動する毎に露光プログラムを修正
したり、あるいはあらかじめ複雑な露光プログラ
ムを作成する必要があつた従来の欠点を除去する
ことに成功したことである。本発明においては、
近接効果を利用しているため、加工条件評価パタ
ーンの露光はLSIパターン露光条件と同じでよい
にもかかわらず、近接効果により実効的な露光量
が変化するため有効な結果が得られることであ
る。
以下、実施例の一例について示した図面を参照
しながら本発明の半導体装置について説明する。
第1図に示すように、シリコン基板101上に
加工対象としてSiO2膜102を堆積し、シラン
系化合物で表面改質した後、その上にポジ型レジ
ストAz―2400を膜厚約1.2μm程度となるように
回転塗布し、窒素雰囲気中で約80℃で30分程度焼
しめてレジスト膜103を形成する。加工条件評
価パターンとしては、パターン間近接効果がよく
わかるように5本以上の構成線からなるライン・
アンド・スペース・パターンを採用した。その構
成線幅としては、製造すべきLSIパターンの最小
線幅よりも約0.25μm狭い組を線幅最小の組とし
て約0.25μm程度の刻みで太くしていき、約4〜
6μm程度までの組を設けておけば普通はよいであ
ろう。例えば第2図の201のようなもので、各
線分の長さは25μm程度もあれば充分であろう。
そして本発明の構成として強要することはしない
が隣りの組のライン・アンド・スペース・パター
ンとの間には202のような孤立パターンを付加
しておくとライン・アンド・スペース及び孤立パ
ターンの残膜状態の差も検査でき便利である。こ
の孤立パターンとしては長さを少し長くした直線
分が最も簡明であるが、それにこだわる必要性は
何もない。孤立ラインの場合は、残膜による色む
らがライン・アンド・スペース・パターンよりも
検知しにくいのでライン・アンド・スペース・パ
ターンで必要な長さの4倍程度にしておくことが
望ましい。
次いで、第2図のような加工条件評価パターン
を形成すべく、第1図に示した状態のレジスト膜
103をたとえば約10〜30kVに加速された電子
線で露光し、現像すると第3図の如き状態となる
のが普通である。
第3図では説明の都合上、レジスト膜103に
3本の線分を形成してなるライン・アンド・スペ
ース・パターンのみを形成した例を示し、第2図
を用いて説明した孤立ラインは設けていない。
この加工条件評価パターンは製造すべき半導体
装置上に同時形成するわけであるが、配置する場
所としては第4図に示した如くライン・アンドリ
ピートする電子線露光域の4隅にすると最も都合
が良く、かつX方向へ配列したパターン404X
及びY方向へ配列したパターン404Yを設ける
とさらに都合がよい。電子線露光においては第4
図に示したごとくウエハー405中に、401と
囲んで示した半導体装置を形成した半導体装置チ
ツプ402の隅部は、ピンクツシヨン歪等々のた
め、 (1) 位置補正して直交性をよくしている場合には
補正量の誤差の影響を受けやすくなるという問
題があるし、 (2) 位置補正していない場合は、ビーム走査の直
交性が悪いという問題があるため、 目合マーク403を露光域の十字方向に配置す
ることが有効であり、その結果として本発明によ
る加工条件評価パターンは十字方向を避け、40
4X,404Yを形成して示したような半導体装
置チツプの隅部に配置するとよいからである。さ
らに、こうした隅部は、露光条件が不安定になり
やすいことからも加工条件評価パターンを配置す
るとよい。
この悪影響を第5図を用いて簡単に説明する。
フイラメント501より発せられた電子線はア
ノード502により加速されたのち電子レンズ5
03により円形にスポツト化された偏向コイル5
05により露光域506内を露光のため走査され
る。
露光に際しては、対物レンズ504を用いて露
光域506の中心で円形になるよう調整され50
7のごとくなるが、露光域周辺になると露光面と
ビームの照射角度の垂直からのずれが大きくな
り、斜め照射となるため、508に示したごと
く、ビーム形状が楕円形状に変形してくる。
この結果、前記隅部は照射位置の単位面積当り
の露光量が減少したり不安定になつたりする傾向
があり、不必要なレジスト膜が残存する悪影響が
最も生じやすい部分であるだけに、この部分に加
工条件評価パターンを配置することは特に有効で
あるわけである。
さて、ここで再び第3図に戻つて本発明が採用
した加工条件評価パターンの機能について説明す
る。
近接効果による露光量の増加は線幅の大きい方
が顕著であるので、パターン304では残膜はな
くなつているが、中間の太さの場合は305のよ
うに残膜があつたり306のようになかつたり
し、線幅の細い部分では307のように残膜が均
一にあるようになる。
この状態でレジスト膜303をマスクにSiO2
層302をエツチングしようとすると、残膜のあ
る所の方がエツチング速度が遅いため、もし加工
対象のSiO2が1000Å程度と薄い場合はエツチン
グが進行せず、レジスト膜303を剥離した後の
パターンは第6図の602に示したように残膜の
あつた部分のパターンがあらわれてこない。
したがつて、最適露光量としては、露光すべき
LSIパターンの最小線幅よりも0.5μm程度細い構
成線幅のライン・アンド・スペース・パターンの
組に残膜がほぼ剥離しかかつていることを示す色
むらが表われるような露光条件を用いればよいわ
けである。
第7図701,702,703,704,70
5は実際に加速電圧20kVで照射量を3.8×
10-5C/cm2から7.7×10-5C/cm2まで変化させて露
光し、その後1%のKOH水溶液で50〜100秒現像
した時のAz―2400レジストパターンの様子を示
す実物の顕微鏡写真である。
線幅は一番右側が0.5μmで一番左側が2.25μmと
いう設計になつており、その中間は0.25μmずつ
太さが異なつている。
ここで最もドース量の多い7.7×10-5C/cm2の場
合は矢印で示したように0.5μmの場合に残膜によ
る色むらが生じている。これが露光が少なくなつ
ていくに従つて色むらの生じているパターンの太
さが次第に太くなり、最も露光量の少ない3.8×
10-5C/cm2の場合は2.25μmの場合も均質な色をし
ている。
実際に本発明の構成を有する半導体装置を製造
しようとする場合は、露光条件やエツチング条件
などの加工条件はある程度予測し得る状態である
わけで、加工条件評価パターンのこの段階におけ
る最大の任務は、そのバラツキを検査することに
あるわけであり、そのためにはチエツクパターン
のどれかには加工むらがあらわれる程度には加工
条件が整えられており、上記目的を達成するため
には、どの組に加工むらが生じるかを知りさえす
ればよいことになるのである。
第8図801,802,803,804,80
5は本発明の有効性を具体的に示すために実際に
SiO2のエツチングをしたあと、レジスト膜を剥
離した状態を示す顕微鏡写真の一例である。80
1,802,803,804,805はそれぞれ
第7図の701,702,703,704,70
5をマスクとしてエツチングし、レジストを剥離
した後の酸化膜パターンである。801は露光不
良のためレジストの孔開けが出来なかつたためパ
ターンが形成できなかつた例である。矢印をつけ
た組のパターンよりも線幅の細いパターンでエツ
チング状態に異常が認められるのに対して、それ
よりも0.25μmないし0.5μm太いパターンでは異常
がまつたく認められず、本発明の確認方法が極め
て有効であることがわかる。
以上、説明の都合上、SiO2面の表面改質処理
を施した後にAZ―2400を塗布したが、本発明の
構成にとつて上記の如き基板表面改質等のプロセ
ス条件は基本的要件ではないし、使用し得るレジ
ストとしてもAZ―2400に限定する意味はない。
他のレジストを用いたプロセスに用いても、よい
結果が得られることは当然である。又露光方法と
しては電子線露光を用いる場合に本発明の効果が
最もよく得られるが、X線露光や遠紫外線露光
等々の他の露光方法を用いてもよい結果が得られ
ることは当然である。
【図面の簡単な説明】
第1図は、本発明の構成をその製造の一例と共
に説明するための中間製品段階を示した模式的断
面図である。第2図は、本発明に使用する加工条
件評価パターンの一例を説明する模式的断面図で
ある。第3図は、本発明に使用する加工条件評価
パターンの機能を説明するための模式的断面図で
ある。第4図は、本発明による半導体装置の全体
構成の一例を示す模式図である。第5図は電子線
装置における描画歪を説明するための模式図であ
る。第6図は、本発明における加工条件評価パタ
ーンの使用例を説明するための模式図である。第
7図の各図は、露光量と線幅と残膜状態との関係
を説明するための顕微鏡写真である。第8図の各
図は、第7図の加工条件評価パターンを用いた結
果、残膜がありと判定したものの一例を説明する
ための顕微鏡写真である。 101:シリコン基板、102:シリコン酸化
膜、103:レジスト膜、201:ライン・アン
ド・スペース・パターン、202:孤立パター
ン、301:シリコン基板、302:シリコン酸
化膜、303:レジスト膜、304:残膜のない
部分、305:ライン・アンド・スペース・パタ
ーン中の残膜が不均一にある部分、306:残膜
のない部分、307:残膜が均一にある部分、4
01:半導体装置形成領域、402:半導体装置
チツプ、403:目合マーク、404X,404
Y:加工条件評価パターン、405:ウエハー、
501:フイラメント、502:アノード、50
3:収束レンズ、504:対物レンズ、505:
偏向コイル、506:電子線露光域、507:電
子線露光域の中心で投影歪を受けていないスポツ
ト形状、508:電子線露光域隅で投影歪を受け
た変形スポツト形状、601:シリコン基板、6
02:パターン化したシリコン酸化膜、701:
露光量3.8×10-5C/cm2の場合のAZ―2400パター
ン、702:露光量4.8×10-5C/cm2の場合のAZ
―2400パターン、703:露光量5.8×10-5C/cm2
の場合のAZ―2400パターン、704:露光量6.7
×10-5C/cm2の場合のAZ―2400パターン、70
5:露光量7.7×10-5C/cm2の場合のAZ―2400パ
ターン、801:第7図701をマスクにエツチ
ングしたレジスト剥離後のシリコン酸化膜パター
ン、802:第7図702をマスクにエツチング
したレジスト剥離後のシリコン酸化膜パターン、
803:第7図703をマスクにエツチングした
レジスト剥離後のシリコン酸化膜パターン、80
4:第7図704をマスクにエツチングしたレジ
スト剥離後のシリコン酸化膜パターン、805:
第7図705をマスクにエツチングしたレジスト
剥離後のシリコン酸化膜。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の線分をその線幅と同等の間隔で配列し
    たライン・アンド・スペース・パターンの複数
    を、それぞれ線幅を異ならしめて形成して一組の
    加工条件評価パターンとなし、各加工条件評価パ
    ターン中の最小線幅で構成したライン・アンド・
    スペース・パターンの線幅は少なくともウエハー
    上に形成した半導体装置パターンに使われている
    最小の線幅もしくは間隔幅以下であり、最大線幅
    で構成したライン・アンド・スペース・パターン
    の線幅は少なくともパターン相互間の近接効果が
    及ばなくなる値以上であるようにし、この一組一
    組の加工条件評価パターンをウエハー上に多数個
    配列して形成した各半導体装置チツプの隅部もし
    くはフル・ウエハーの半導体装置の場合は前記隅
    部に相当する部位に形成したことを特徴とした半
    導体装置。
JP6609280A 1980-05-19 1980-05-19 Semiconductor device Granted JPS56162834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6609280A JPS56162834A (en) 1980-05-19 1980-05-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6609280A JPS56162834A (en) 1980-05-19 1980-05-19 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS56162834A JPS56162834A (en) 1981-12-15
JPS639656B2 true JPS639656B2 (ja) 1988-03-01

Family

ID=13305870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6609280A Granted JPS56162834A (en) 1980-05-19 1980-05-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS56162834A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146652A (ja) * 1988-11-29 1990-06-05 Yokogawa Electric Corp I/oマルチプレクサ
JPH0542519Y2 (ja) * 1988-06-27 1993-10-26

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091632A (ko) * 2001-05-31 2002-12-06 엘지.필립스 엘시디 주식회사 슬릿형 포토 마스크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0542519Y2 (ja) * 1988-06-27 1993-10-26
JPH02146652A (ja) * 1988-11-29 1990-06-05 Yokogawa Electric Corp I/oマルチプレクサ

Also Published As

Publication number Publication date
JPS56162834A (en) 1981-12-15

Similar Documents

Publication Publication Date Title
US4824254A (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
JPH11135425A (ja) フォトレジスト材料層の硬化方法
US20060105476A1 (en) Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof
US8426315B2 (en) Method of manufacturing semiconductor device
JPS639656B2 (ja)
JP3475314B2 (ja) レジストパターン形成方法
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
EP0461663B1 (en) Method of manufacturing a semiconductor device, including a step of forming a pattern on a photo-resist film
JPS5914550B2 (ja) 微細加工方法
JPS6131610B2 (ja)
JPH0226016A (ja) 回路パターンの描画方法
JP2836391B2 (ja) 半導体集積回路作製用マスク及びその検査方法
JP4267298B2 (ja) 半導体素子の製造方法
JPH06181156A (ja) ホトリソグラフィーのパターン検証方法
JP4255677B2 (ja) 露光方法とそれを用いた半導体装置の製造方法
KR100687852B1 (ko) 반도체 소자의 제조 방법
JPS63313158A (ja) レチクルの修正方法
JPH0729799A (ja) レジストパターンの形成方法
JP2766098B2 (ja) レチクルマスクの欠陥検出方法
US7709186B2 (en) Method for exposing photoresist film of semiconductor device
JPS6142261B2 (ja)
JPH01239928A (ja) パターン形成方法
JPH0521313A (ja) 半導体装置の製造方法
JPH06102658A (ja) フォトレジストパターンの形成方法及び露光マスク
JPH05129195A (ja) 半導体パターン形成方法