JPS639371B2 - - Google Patents

Info

Publication number
JPS639371B2
JPS639371B2 JP11501779A JP11501779A JPS639371B2 JP S639371 B2 JPS639371 B2 JP S639371B2 JP 11501779 A JP11501779 A JP 11501779A JP 11501779 A JP11501779 A JP 11501779A JP S639371 B2 JPS639371 B2 JP S639371B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
thermal oxidation
present
laser
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11501779A
Other languages
English (en)
Other versions
JPS5638828A (en
Inventor
Seiji Kawato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11501779A priority Critical patent/JPS5638828A/ja
Publication of JPS5638828A publication Critical patent/JPS5638828A/ja
Publication of JPS639371B2 publication Critical patent/JPS639371B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置、特に結晶欠陥のないトラ
ンジスタ、CCD(電荷結合型半導体素子)等の半
導体装置の製造方法に関する。
シリコン基板を熱酸化したときに発生する積層
欠陥がバイポーラデバイスやMOSデバイス(例
えばCCD)の特性を劣化させることは周知であ
り、数多くの欠陥発生防止対策が提案されてい
る。積層欠陥自体又はその発生核を消滅させるこ
とを最近では広義に「ゲツタリング」と称してい
るが、このゲツタリング処理を大別すると次の3
つに分類される。
(1) 熱酸化前の処理 基板裏面の粗面化→アニール:基板裏面に拡散
層を形成;Si3N4層又は結晶シリコン層の付着→
アニール;不活性ガス中でのアニール (2) 熱酸化中の処理 HC1酸化;トリクロルエチレン又はトルクロ
ルエタンの添加下での酸化 (3) 熱酸化後の処理 不活性ガス中でのアニール しかしながら、これらの方法はいずれも高温熱
処理を伴う為、デバイス製造上その適用範囲が限
られるという欠点がある。
本発明は、こうした欠陥を是正すべくなされた
ものであつて、半導体層を熱酸化する工程の前及
び後の少なくとも一方において、前記半導体層の
少なくとも素子形成予定領域に対し、前記半導体
層に実質的なダメージを与えることなくその表面
を融解させるレーザー光を照射し、これによつて
前記半導体層のレーザー光被照射部の結晶欠陥又
はその発生核を除去することを特徴とする半導体
装置の製造方法に係るものである。
本発明によれば、レーザー光の照射によつてゲ
ツタリングしているので、従来のような高温処理
が不要となる。また、この本発明による方法は、
半導体層の酸化処理とは独立して行うことができ
るので、デバイス製造工程においてこの方法を適
用する時期の選択の幅を広げることができる。即
ち、本発明による方法は、半導体層の酸化工程の
前又は後、或いは前後両方において行うことがで
きる。
しかも、本発明の方法は、レーザー光の照射に
よるものであるから、半導体層全体又は選定され
た任意の領域にのみレーザー光を選択的に照射で
き、これによつてレーザー光被照射部及びその近
傍部分のみを選択的にゲツタリング処理すること
ができる。
本発明者は、本発明の方法によるゲツタリング
のメカニズムが従来法に比べて根本的に異なつて
いることを見出した。即ち、本発明の方法では、
単にレーザー光の照射による表面領域の融解→再
結晶化でゲツタリングされるのではなく、レーザ
ー光の照射によつて表面領域が融解→再結晶化す
るときに多量の原子空孔が半導体中に放出され、
その原子空孔がイクストリンシツク型の積層欠陥
に吸収される為に積層欠陥が収縮するものと推定
される。より詳細に述べると、不純物のイオン注
入後に活性化の為にレーザー光照射でアニールす
る方法が従来知られているが、この従来法の前提
になつている概念に従えば表面領域の融解深さと
欠陥除去可能な深さとは互いに一致している。し
かし本発明者が確認したところでは、融解した表
面領域にも実際には積層欠陥が残つている。但し
この積層欠陥は処理前のものよりかなり短くなつ
ており、これは、上述したような欠陥収縮に基づ
くものであると思われる。
本発明の方法を用いると、従来と同様にシリコ
ン基板を熱酸化した後の積層欠陥の長さが例えば
3.5μm以上の場合には、本発明によるレーザー照
射によつてその欠陥を著しく収縮させることがで
き、一方、積層欠陥の長さが例えば3.5μm以下の
場合には、本発明によるレーザー照射領域ではそ
の積層欠陥を殆ど又は完全に消滅させ得ることが
実験的に確認されている。
本発明の方法は、熱酸化工程の直前又は直後に
行うのが好ましい。熱酸化の直後に行われる場合
には、熱酸化した際に発生した積層欠陥を収縮除
去するのに本発明のレーザー照射が適用される。
一方、熱酸化の直前に本発明の方法が行われる場
合には、熱酸化以前に既に存在している発生核
(スクラツチング等の機械的ダメージ、イオン注
入ダメージ、結晶育成時に導入されるスワール等
の微小欠陥)が本発明のレーザー照射によつて除
去されてから熱酸化工程に入る。従つて、熱酸化
処理した後において素子を形成する際には、欠陥
のない状態で素子を拡散等で形成でき、クリーン
なデバイスを作成できる。これに対して、従来の
レーザーアニールでは、熱酸化時に欠陥が除去さ
れずに却つて成長することになるから、クリーン
な領域に不純物がドープされることにはならな
い。
以下、本発明の実施例を図面を参照して説明す
る。
第1図及び第2図に示す例は、積層欠陥の発生
核を除去する状態を示している。
第1図のシリコンウエハ1には積層欠陥発生核
2が多数存在している。この発生核はスクラツチ
ング等により生じたもので、実験的には両面鏡面
仕上げのP型ウエハにArイオンを注入(加速エ
ネルギー200eV、ドーズ量8×1013cm-2)するこ
とにより発生させる。次いで第2図に示すよう
に、ウエハ1の全面又は発生核2の存在領域に対
し、ウエハ1に実質的にダメージを与えずしかも
その表面領域を融解し得るパワーのレーザー光3
(Md:YAG Qスイツチパルスレーザー、λ=
1.06μ、パルス半価幅=1.6×10-7sec)を照射す
る。この結果、既述したメカニズムに基づいて、
レーザー照射領域は破線で示す深さ迄欠陥のない
クリーン領域4となる。このように欠陥を収縮除
去してから、通常の熱酸化処理(例えば1100℃で
30分又は60分)によつて表面酸化膜を成長させ、
これを用いて従来のように拡散等の処理を行い、
素子を完成させる。
第3図〜第5図に示す例は、上記の例とは違つ
て熱酸化後にレーザー照射を行うものである。
まず第3図に示すように、シリコンウエハ1を
熱酸化処理して表面に熱酸化膜5を成長させる。
これによつて酸化膜5下には、既に存在していた
欠陥発生核に基づく積層欠陥6が発生する。次い
で第4図に示すように、素子形成予定領域が露出
するように酸化膜5を窓明けして開口7を形成す
る。次いで第5図に示すように、レーザー光3を
照射すると、開口7の素子形成予定領域(即ちデ
バイス能動領域)にレーザービームが打ち込ま
れ、その領域に存在していた積層欠陥が収縮除去
される。この結果、能動領域には破線で示す深さ
迄欠陥の存在しないクリーン領域4が形成され
る。こうして熱酸化直後に欠陥を除去してから、
酸化膜5を用いて素子を拡散形成してもよいし、
酸化膜5を一旦除去して別の処理をしてもよい。
なお使用するレーザー光3は単結晶が融解する
程度のエネルギーを有していればよいので、上述
以外の他のレーザー光を使用してもよい。また第
3図〜第5図の例において、酸化膜5を除去して
からウエハ全面又は能動領域のみにレーザー照射
することも可能である。また熱酸化条件によつて
積層欠陥の長さをコントロールでき、これに応じ
てレーザー光3の照射条件を変更してよい。また
レーザー光3の照射は熱酸化前及び後の両時点で
行うこともできる。
【図面の簡単な説明】
図面は本発明の実施例を示すものであつて、第
1図及び第2図は熱酸化直前にレーザー照射処理
を行う状態を工程順に示す断面図、第3図〜第5
図は熱酸化直後にレーザー照射処理を行う状態を
工程順に示す断面図である。 なお図面に用いた符号において、2……欠陥発
生核、3……レーザー光、4……クリーン領域、
5……熱酸化膜、6……積層欠陥、である。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体層を熱酸化する工程の前及び後の少な
    くとも一方において、前記半導体層の少なくとも
    素子形成予定領域に対し、前記半導体層に実質的
    なダメージを与えることなくその表面を融解させ
    るレーザー光を照射し、これによつて前記半導体
    層のレーザー光被照射部の結晶欠陥又はその発生
    核を除去することを特徴とする半導体装置の製造
    方法。
JP11501779A 1979-09-07 1979-09-07 Manufacture of semiconductor device Granted JPS5638828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11501779A JPS5638828A (en) 1979-09-07 1979-09-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11501779A JPS5638828A (en) 1979-09-07 1979-09-07 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5638828A JPS5638828A (en) 1981-04-14
JPS639371B2 true JPS639371B2 (ja) 1988-02-29

Family

ID=14652182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11501779A Granted JPS5638828A (en) 1979-09-07 1979-09-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5638828A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220099897A (ko) 2021-01-07 2022-07-14 가부시기가이샤 디스코 가공 장치 및 피가공물의 반출 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136332A (en) * 1981-02-17 1982-08-23 Matsushita Electric Ind Co Ltd Semiconductor device
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS59189965U (ja) * 1983-06-03 1984-12-17 ウツエバルブ株式会社 低差圧リフト逆止弁のチヤタリング防止装置
JPS61220340A (ja) * 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法
JPS61220341A (ja) * 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
JPS61220339A (ja) * 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
JP2671494B2 (ja) * 1989-05-16 1997-10-29 富士通株式会社 ゲッタリング方法
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
JP2010245316A (ja) * 2009-04-07 2010-10-28 Sumco Corp エピタキシャルウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220099897A (ko) 2021-01-07 2022-07-14 가부시기가이샤 디스코 가공 장치 및 피가공물의 반출 방법

Also Published As

Publication number Publication date
JPS5638828A (en) 1981-04-14

Similar Documents

Publication Publication Date Title
KR100582484B1 (ko) 크기가 축소된 집적 회로의 제조에 사용하기에 적합한가스 주입 레이저 어닐링 방법
KR100314420B1 (ko) 스루풋 실리콘-상-절연체용 결함 유도 매립형 산화물(dibox)
KR19980080967A (ko) 이온 주입에 의한 손상으로부터 고효율로 회복되는 soi 기판의 제조 방법
JPH0669149A (ja) 半導体装置の製造方法
JP3277533B2 (ja) 半導体装置の製造方法
JPS639371B2 (ja)
US4249962A (en) Method of removing contaminating impurities from device areas in a semiconductor wafer
JP3669384B2 (ja) 半導体基板中へのドーピング層の形成方法
JPH0472735A (ja) 半導体ウエーハのゲッタリング方法
JPS59124136A (ja) 半導体ウエハの処理方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
Celler et al. Modification of silicon properties with lasers, electron beams, and incoherent light
JPH0677155A (ja) 半導体基板の熱処理方法
JP2699325B2 (ja) 半導体装置の製造方法
JP2000183068A (ja) 半導体装置の製造方法
JPS5839014A (ja) 半導体装置の製造方法
JPH1187258A (ja) 半導体装置の製造方法
JP3539738B2 (ja) 不純物添加方法
JPS621269B2 (ja)
JP3024193B2 (ja) 半導体基板の製造方法
JP3370029B2 (ja) 半導体装置の作製方法
JPH05243238A (ja) 半導体装置の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPH02170522A (ja) 半導体装置の製造方法
TW202001014A (zh) 吸除層的形成方法及矽晶圓