JPS6393208A - 自動レベル制御増幅器 - Google Patents
自動レベル制御増幅器Info
- Publication number
- JPS6393208A JPS6393208A JP61238594A JP23859486A JPS6393208A JP S6393208 A JPS6393208 A JP S6393208A JP 61238594 A JP61238594 A JP 61238594A JP 23859486 A JP23859486 A JP 23859486A JP S6393208 A JPS6393208 A JP S6393208A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- alc
- power
- short
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009499 grossing Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 abstract description 10
- 230000002238 attenuated effect Effects 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、自動レベル制御回路(以下これをALC回路
という)を備えた増幅器に関する。
という)を備えた増幅器に関する。
過大入力信号が加わったときに出力信号レベルを一定に
保つALC回路を備えた増幅器に関しては、実開昭61
−55254号公報で開示された回路がある。この回路
では、増幅段の付加回路として、増幅段の出力レベルと
基準レベルとの差を検出する比較回路、比較回路の出力
に基づき充放電が行われる平滑回路および平滑回路の端
子間電圧が一定値を越えると増幅段に加える入力信号を
減衰させる入力減衰回路で構成したALC回路が備えら
れ、さらに、電源投入後、一定時間が経過するまでAL
C回路内の比較回路動作を停止させる回路が設けられて
、電源投入直後における比較回路の動作不安定に起因す
る平滑回路の異状充電の防止とともに、自動レベル制御
の安定化が図られている。
保つALC回路を備えた増幅器に関しては、実開昭61
−55254号公報で開示された回路がある。この回路
では、増幅段の付加回路として、増幅段の出力レベルと
基準レベルとの差を検出する比較回路、比較回路の出力
に基づき充放電が行われる平滑回路および平滑回路の端
子間電圧が一定値を越えると増幅段に加える入力信号を
減衰させる入力減衰回路で構成したALC回路が備えら
れ、さらに、電源投入後、一定時間が経過するまでAL
C回路内の比較回路動作を停止させる回路が設けられて
、電源投入直後における比較回路の動作不安定に起因す
る平滑回路の異状充電の防止とともに、自動レベル制御
の安定化が図られている。
電源を遮断して直ちに再投入したときのように、数秒以
内の電源瞬断があった場合、瞬断前に平滑回路の充電レ
ベルがALC回路の動作レベルに達している場合には、
比較回路動作の安定状態の如何にかかわらず、増幅段に
加わる入力信号の減衰動作が行われ、ALC回路が誤動
作する。
内の電源瞬断があった場合、瞬断前に平滑回路の充電レ
ベルがALC回路の動作レベルに達している場合には、
比較回路動作の安定状態の如何にかかわらず、増幅段に
加わる入力信号の減衰動作が行われ、ALC回路が誤動
作する。
第1図に示すように、比較回路4、平滑回路6、入力減
衰回路としてのミュートトランジスタ7で構成されるA
LC回路を備えた増幅部1に、電源投入後、一定時間が
経過するまで作動し、平滑回路6の充電電荷を放電する
短絡回路9を設ける。
衰回路としてのミュートトランジスタ7で構成されるA
LC回路を備えた増幅部1に、電源投入後、一定時間が
経過するまで作動し、平滑回路6の充電電荷を放電する
短絡回路9を設ける。
短絡回路9は、電源投入後、直ちに動作を開始し、その
動作が持続される時間は時定数設定により一定である。
動作が持続される時間は時定数設定により一定である。
動作中、ALC回路内の比較回路4の出力に基づいて平
滑回路6に充電された電荷が放電され、入力信号を減衰
させるミュートトランジスタ7は作動しない。
滑回路6に充電された電荷が放電され、入力信号を減衰
させるミュートトランジスタ7は作動しない。
第1図は、本発明の実施例を示す。
増幅部1には、入力端子2より抵抗を通して入力信号が
加えられ、増幅された出力信号が出力端子3からカップ
リングコンデンサを介して取り出される。そして、出力
信号を一定レベルに保つために、比較回路4、制御トラ
ンジスタ(以下の説明ではトランジスタをTrと記す)
5、平滑回路6および入力減衰回路としてのミュートT
r7を基本構成要素とするALC回路が備えられている
。
加えられ、増幅された出力信号が出力端子3からカップ
リングコンデンサを介して取り出される。そして、出力
信号を一定レベルに保つために、比較回路4、制御トラ
ンジスタ(以下の説明ではトランジスタをTrと記す)
5、平滑回路6および入力減衰回路としてのミュートT
r7を基本構成要素とするALC回路が備えられている
。
先ず、ALC回路部分について説明する。増幅部1の出
力は、定電流源41およびカレントミラー回路42によ
り駆動され、かつ、比較回路4を構成する差動対Trの
一方のTr43のベースに加えられる。増幅部1の出力
によってTr43のベース電位が、一定電位に保たれた
差動対Trの他方のTr44のベース電位を越えると、
Tr43が導通し、能動負荷であるTr43のコレクタ
と、Vcc端子10に連なる電源ライン(以下これを単
にVccという)との間に挿入されたダイオード接続の
Tr45に電流が流れ、同時に、制御Tr5が導通する
。このとき、制?1111Tr5のコレクタ電流のみで
平滑回路6において抵抗61と並列に接続されたコンデ
ンサ62を充電させることもできるが、本実施例では、
コンデンサ62の充電速度を大きくして自動レベル制御
レスポンスを高めるために、エミッタホロワのバッファ
Tr8を設置してコンデンサ62の充電電流を供給する
ようにしている。そこで、比較回路4の出力に基づいて
平滑回路6内のコンデンサ62が充電されて、接続点Q
と接地ラインとの間の電圧が、ベースが接続点Qに接続
された駆動Tr71と、入力接続点Pと接地ラインとの
間にコレクタ・エミツタ路が挿入され、かつ、ベースが
駆動7’r71のエミッタに接続されたミュートTr7
のそれぞれにおけるベース・エミッタ間降伏電圧の和と
等しくなると、駆動Tr71およびミュー)Tr7が導
通して入力端子2から見たインピーダンスが小さくなっ
て、増幅部1に加わる入力信号が減衰する。また、本実
施例のALC回路では、特に、バッファTr8のベース
が接続されている制′aTr5のコレクタが、直列に連
ねたダイオード80.81.82を介して接地ラインに
接続されている。
力は、定電流源41およびカレントミラー回路42によ
り駆動され、かつ、比較回路4を構成する差動対Trの
一方のTr43のベースに加えられる。増幅部1の出力
によってTr43のベース電位が、一定電位に保たれた
差動対Trの他方のTr44のベース電位を越えると、
Tr43が導通し、能動負荷であるTr43のコレクタ
と、Vcc端子10に連なる電源ライン(以下これを単
にVccという)との間に挿入されたダイオード接続の
Tr45に電流が流れ、同時に、制御Tr5が導通する
。このとき、制?1111Tr5のコレクタ電流のみで
平滑回路6において抵抗61と並列に接続されたコンデ
ンサ62を充電させることもできるが、本実施例では、
コンデンサ62の充電速度を大きくして自動レベル制御
レスポンスを高めるために、エミッタホロワのバッファ
Tr8を設置してコンデンサ62の充電電流を供給する
ようにしている。そこで、比較回路4の出力に基づいて
平滑回路6内のコンデンサ62が充電されて、接続点Q
と接地ラインとの間の電圧が、ベースが接続点Qに接続
された駆動Tr71と、入力接続点Pと接地ラインとの
間にコレクタ・エミツタ路が挿入され、かつ、ベースが
駆動7’r71のエミッタに接続されたミュートTr7
のそれぞれにおけるベース・エミッタ間降伏電圧の和と
等しくなると、駆動Tr71およびミュー)Tr7が導
通して入力端子2から見たインピーダンスが小さくなっ
て、増幅部1に加わる入力信号が減衰する。また、本実
施例のALC回路では、特に、バッファTr8のベース
が接続されている制′aTr5のコレクタが、直列に連
ねたダイオード80.81.82を介して接地ラインに
接続されている。
このようにバッファTr8のベースと接地ラインとの間
に介在することになる各Tr (8,71,7)のベー
ス・エミッタ間のPN接合と同数で、接合面積の小さい
PN接合(ダイオード80、 ′81.82)を別に設
けることにより、バッファTr8の動作レベルが安定し
、バッファTr8を用いた高速充電においても過充電が
なくなって、ALC回路における過剰制御が抑制される
とともに、比較回路4の出力電流に設計値との誤差が生
じたときに、バッファTr8のベース電位に及ぶ影響が
小さく集積化に好適な回路となる。さらに、制御Tr5
と共通するベースを持つTrを別に設け、そのエミッタ
・コレクタ路をVCCと接続点Qとの間に挿入してバッ
ファTr8による充電の補助を行わせるようにすれば、
過充電を起こすことなく、より充電速度を大きくするこ
とができる。
に介在することになる各Tr (8,71,7)のベー
ス・エミッタ間のPN接合と同数で、接合面積の小さい
PN接合(ダイオード80、 ′81.82)を別に設
けることにより、バッファTr8の動作レベルが安定し
、バッファTr8を用いた高速充電においても過充電が
なくなって、ALC回路における過剰制御が抑制される
とともに、比較回路4の出力電流に設計値との誤差が生
じたときに、バッファTr8のベース電位に及ぶ影響が
小さく集積化に好適な回路となる。さらに、制御Tr5
と共通するベースを持つTrを別に設け、そのエミッタ
・コレクタ路をVCCと接続点Qとの間に挿入してバッ
ファTr8による充電の補助を行わせるようにすれば、
過充電を起こすことなく、より充電速度を大きくするこ
とができる。
なお、ダイオード82と並列に接続されている抵抗83
は、リーク電流により接続点Qの電位が上昇するのを防
止するものである。
は、リーク電流により接続点Qの電位が上昇するのを防
止するものである。
次に、上述のALC回路が電源投入直後に起こす誤動作
の防止のために新たに設置されている短絡回路9につい
て説明する。本実施例における短絡回路9は、コレクタ
、エミッタをそれぞれ接続点Q、接地ラインに接続され
る短絡Tr90、Vccと接地ラインとの間に設置され
た抵抗91およびコンデンサ92、抵抗91とコンデン
サ92の直列接続点にエミッタホロワ’l’r93を介
してベースが接読されたTr94、ベースが一定電位に
バイアスされてTr94とともに差動対を形成するTr
95、Tr94のコレクタと接地ラインとの間に挿入さ
れてTr90と伴ってカレントミラー動作を行うTr9
6で構成されている。
の防止のために新たに設置されている短絡回路9につい
て説明する。本実施例における短絡回路9は、コレクタ
、エミッタをそれぞれ接続点Q、接地ラインに接続され
る短絡Tr90、Vccと接地ラインとの間に設置され
た抵抗91およびコンデンサ92、抵抗91とコンデン
サ92の直列接続点にエミッタホロワ’l’r93を介
してベースが接読されたTr94、ベースが一定電位に
バイアスされてTr94とともに差動対を形成するTr
95、Tr94のコレクタと接地ラインとの間に挿入さ
れてTr90と伴ってカレントミラー動作を行うTr9
6で構成されている。
電源投入を行うと、Tr95のベースは直ちに設定電位
にバイアスされるが、”l”r94のベース電位は、抵
抗91とコンデンサ92の定数の積で定まる時定数に従
って上昇する。Tr95のベース電位がTr94のベー
ス電位を上まわっている間は、PNP型の7’r94、
Tr96およびTr90が導通し、コンデンサ62の充
電電荷がTr90を通して急速放電されるので、接続点
Q電位は下がり、駆動Tr71およびミュー)Tr7が
導通せず、人力信号の減衰は行われない。電源投入後、
一定時間が経過すると、逆に、Tr94のベース電位が
Tr95のそれを越えてTr95が導通し、Tr94、
Tr96およびTr90が非導通となり、バッファTr
8から供給される電流は平滑回路への充電にあてられ、
ALC回路が通常の動作を開始する。なお、短絡Tr9
0と共通のベースを有し、コレクタをカレントミラー回
路42の共通ベースに接続し、エミッタを接地するとと
もに、短絡Tr90と同時に導通制御される’rrto
oが設置されていることにより、短絡Tr90の導通時
には、比較回路4を駆動する定電流源41からの電流は
、このTrlOOを通じて接地ラインに流れ、カレント
ミラー回路42ば不作動状態となって比較回路4が駆動
されないので、バッファTr8から充電電流が流れて平
滑回路6の放電を減速するということがない。
にバイアスされるが、”l”r94のベース電位は、抵
抗91とコンデンサ92の定数の積で定まる時定数に従
って上昇する。Tr95のベース電位がTr94のベー
ス電位を上まわっている間は、PNP型の7’r94、
Tr96およびTr90が導通し、コンデンサ62の充
電電荷がTr90を通して急速放電されるので、接続点
Q電位は下がり、駆動Tr71およびミュー)Tr7が
導通せず、人力信号の減衰は行われない。電源投入後、
一定時間が経過すると、逆に、Tr94のベース電位が
Tr95のそれを越えてTr95が導通し、Tr94、
Tr96およびTr90が非導通となり、バッファTr
8から供給される電流は平滑回路への充電にあてられ、
ALC回路が通常の動作を開始する。なお、短絡Tr9
0と共通のベースを有し、コレクタをカレントミラー回
路42の共通ベースに接続し、エミッタを接地するとと
もに、短絡Tr90と同時に導通制御される’rrto
oが設置されていることにより、短絡Tr90の導通時
には、比較回路4を駆動する定電流源41からの電流は
、このTrlOOを通じて接地ラインに流れ、カレント
ミラー回路42ば不作動状態となって比較回路4が駆動
されないので、バッファTr8から充電電流が流れて平
滑回路6の放電を減速するということがない。
数秒以内の電源瞬断があったとき、瞬断前に平滑回路の
充電レベルがALC回路の動作レベルに達している場合
に起こるALC回路の誤動作を防止することができる。
充電レベルがALC回路の動作レベルに達している場合
に起こるALC回路の誤動作を防止することができる。
第1図は本発明の実施例を示す図である。
1・・・増幅部
4・・・比較回路
6・・・平滑回路
7・・・ミュートトランジスタ
9・・・短絡回路
Claims (1)
- 増幅部の出力レベルを検出する比較回路と、比較回路の
出力に応じて充放電が行われる平滑回路と、増幅部に加
える入力信号を平滑回路の充電レベルに対応して減衰さ
せるミュートトランジスタとを備える自動レベル制御増
幅器において、電源投入時から時定数設定により定まる
一定時間が経過するまでの間、平滑回路の充電電荷を放
電させる短絡回路が設けられていることを特徴とする自
動レベル制御増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238594A JP2556844B2 (ja) | 1986-10-07 | 1986-10-07 | 自動レベル制御増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238594A JP2556844B2 (ja) | 1986-10-07 | 1986-10-07 | 自動レベル制御増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6393208A true JPS6393208A (ja) | 1988-04-23 |
JP2556844B2 JP2556844B2 (ja) | 1996-11-27 |
Family
ID=17032517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61238594A Expired - Lifetime JP2556844B2 (ja) | 1986-10-07 | 1986-10-07 | 自動レベル制御増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2556844B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155254U (ja) * | 1984-09-14 | 1986-04-14 | ||
JPS61257006A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | Agc回路 |
-
1986
- 1986-10-07 JP JP61238594A patent/JP2556844B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155254U (ja) * | 1984-09-14 | 1986-04-14 | ||
JPS61257006A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | Agc回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2556844B2 (ja) | 1996-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0570655A1 (en) | Audio amplifier on-off control circuit | |
US5747975A (en) | Overload protection circuit for MOS power drivers | |
US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
EP1229639A2 (en) | Elimination of noise during power supply switching in an audio amplifier circuit | |
US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
US7265614B2 (en) | Amplifier circuit with reduced power-off transients and method thereof | |
US5682121A (en) | No turn-on pop noise amplifier | |
WO1995017040A1 (en) | Click/pop free bias circuit | |
JPH06261386A (ja) | ミューティング制御回路 | |
JP3315934B2 (ja) | 直列制御型レギュレータ | |
KR900007923B1 (ko) | 음성출력증폭기 | |
US4015215A (en) | Push-pull power amplifier circuit | |
JPH0514064A (ja) | 2つの動作モードを有する増幅器 | |
JPH0472401B2 (ja) | ||
JP3680784B2 (ja) | 電源回路 | |
US5220613A (en) | Audio amplifier circuit | |
US20050100177A1 (en) | Mute circuit of an audio device for suppressing audio signals during transients of power switching | |
JPS6393208A (ja) | 自動レベル制御増幅器 | |
JPH07321621A (ja) | 半導体集積回路 | |
US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
EP0185412A1 (en) | Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
JPH05226940A (ja) | 増幅回路 | |
JPS6339162B2 (ja) | ||
JPS6126845B2 (ja) | ||
EP0328180A1 (en) | Amplifier arrangement with output-swing limitation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |