JP2556844B2 - 自動レベル制御増幅器 - Google Patents
自動レベル制御増幅器Info
- Publication number
- JP2556844B2 JP2556844B2 JP61238594A JP23859486A JP2556844B2 JP 2556844 B2 JP2556844 B2 JP 2556844B2 JP 61238594 A JP61238594 A JP 61238594A JP 23859486 A JP23859486 A JP 23859486A JP 2556844 B2 JP2556844 B2 JP 2556844B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- circuit
- differential pair
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自動レベル制御回路（以下これをALC回路
という）を備えた増幅器に関する。
という）を備えた増幅器に関する。
過大入力信号が加わったときに出力信号レベルを一定
に保つALC回路を備えた増幅器に関しては、実開昭61−5
5254号公報で開示された回路がある。この回路では、増
幅段の付加回路として、増幅段の出力レベルと基準レベ
ルとの差を検出する比較回路、比較回路の出力に基づき
充放電が行われる平滑回路および平滑回路の端子間電圧
が一定値を越えると増幅段に加える入力信号を減衰させ
る入力減衰回路で構成したALC回路が備えられ、さら
に、電源投入後、一定時間が経過するまでALC回路内の
比較回路動作を停止させる回路が設けられて、電源投入
直後における比較回路の動作不安定に起因する平滑回路
の異状充電の防止とともに、自動レベル制御の安定化が
図られている。
に保つALC回路を備えた増幅器に関しては、実開昭61−5
5254号公報で開示された回路がある。この回路では、増
幅段の付加回路として、増幅段の出力レベルと基準レベ
ルとの差を検出する比較回路、比較回路の出力に基づき
充放電が行われる平滑回路および平滑回路の端子間電圧
が一定値を越えると増幅段に加える入力信号を減衰させ
る入力減衰回路で構成したALC回路が備えられ、さら
に、電源投入後、一定時間が経過するまでALC回路内の
比較回路動作を停止させる回路が設けられて、電源投入
直後における比較回路の動作不安定に起因する平滑回路
の異状充電の防止とともに、自動レベル制御の安定化が
図られている。
電源を遮断して直ちに再投入したときのように、数秒
以内の電源瞬断があった場合、瞬断前に平滑回路の充電
レベルがALC回路の動作レベルに達している場合には、
比較回路動作の安定状態の如何にかかわらず、増幅段に
加わる入力信号の減衰動作が行われ、ALC回路が誤動作
する。
以内の電源瞬断があった場合、瞬断前に平滑回路の充電
レベルがALC回路の動作レベルに達している場合には、
比較回路動作の安定状態の如何にかかわらず、増幅段に
加わる入力信号の減衰動作が行われ、ALC回路が誤動作
する。
本発明の自動レベル制御増幅器は、第１図に例示する
ように、入力信号を増幅する増幅手段（増幅部１）と、
この増幅器の出力信号と基準レベルとを比較する第１の
トランジスタ差動対（トランジスタ43、44）を備え、前
記トランジスタ差動対に定電流源41からの定電流を流す
カレントミラー回路42を備えた比較回路４と、この比較
回路の出力に応じた充電電流によって充電される第１の
コンデンサ62と、この第１のコンデンサに並列に接続さ
れて前記コンデンサの充電電圧を放電させる第１の抵抗
61と、前記第１のコンデンサの充電電圧に応じたベース
電流が流れ、前記増幅器に対する前記入力信号を減衰さ
せる第１のトランジスタ７と、電源の投入時、第２の抵
抗91を介して充電される第２のコンデンサ92と、この第
２のコンデンサの充電電圧と基準電圧とを比較する第２
のトランジスタ差動対（トランジスタ94、95）と、前記
第２のトランジスタ差動対から発生する出力電流を受け
て導通することにより前記第１のコンデンサを短絡さ
せ、前記第２のコンデンサの充電電圧が前記基準電圧に
到達するまでの一定時間、前記コンデンサの充電を阻止
する第２のトランジスタ90と、前記第２のトランジスタ
差動対から発生する出力電流を受けて導通することによ
り前記比較回路の前記定電流源の前記定電流を引き込ん
で、前記第２のコンデンサの充電電圧が前記基準電圧に
到達するまでの一定時間、前記比較回路の動作を停止さ
せる第３のトランジスタ100とを備えたことを特徴とす
る。
ように、入力信号を増幅する増幅手段（増幅部１）と、
この増幅器の出力信号と基準レベルとを比較する第１の
トランジスタ差動対（トランジスタ43、44）を備え、前
記トランジスタ差動対に定電流源41からの定電流を流す
カレントミラー回路42を備えた比較回路４と、この比較
回路の出力に応じた充電電流によって充電される第１の
コンデンサ62と、この第１のコンデンサに並列に接続さ
れて前記コンデンサの充電電圧を放電させる第１の抵抗
61と、前記第１のコンデンサの充電電圧に応じたベース
電流が流れ、前記増幅器に対する前記入力信号を減衰さ
せる第１のトランジスタ７と、電源の投入時、第２の抵
抗91を介して充電される第２のコンデンサ92と、この第
２のコンデンサの充電電圧と基準電圧とを比較する第２
のトランジスタ差動対（トランジスタ94、95）と、前記
第２のトランジスタ差動対から発生する出力電流を受け
て導通することにより前記第１のコンデンサを短絡さ
せ、前記第２のコンデンサの充電電圧が前記基準電圧に
到達するまでの一定時間、前記コンデンサの充電を阻止
する第２のトランジスタ90と、前記第２のトランジスタ
差動対から発生する出力電流を受けて導通することによ
り前記比較回路の前記定電流源の前記定電流を引き込ん
で、前記第２のコンデンサの充電電圧が前記基準電圧に
到達するまでの一定時間、前記比較回路の動作を停止さ
せる第３のトランジスタ100とを備えたことを特徴とす
る。
第２のコンデンサ92は、電源投入後、直ちに動作を開
始し、その動作が持続される時間は時定数設定により一
定である。動作中、ALC回路内の比較回路４の出力に基
づいて第１のコンデンサ62に充電された電荷が放電さ
れ、入力信号を減衰させるミュートトランジスタ７は作
動しない。
始し、その動作が持続される時間は時定数設定により一
定である。動作中、ALC回路内の比較回路４の出力に基
づいて第１のコンデンサ62に充電された電荷が放電さ
れ、入力信号を減衰させるミュートトランジスタ７は作
動しない。
第１図は、本発明の実施例を示す。
入力信号を増幅する増幅手段としての増幅部１には、
入力端子２より抵抗を通して入力信号が加えられ、増幅
された出力信号が出力端子３からカップリングコンデン
サを介して取り出される。そして、出力信号を一定レベ
ルに保つために、比較回路４、制御トランジスタ（以下
の説明ではトランジスタをTrと記す）５、平滑回路６お
よび入力減衰回路を成す第１のトランジスタとしてミュ
ートTr7を基本構成要素とするALC回路が備えられてい
る。
入力端子２より抵抗を通して入力信号が加えられ、増幅
された出力信号が出力端子３からカップリングコンデン
サを介して取り出される。そして、出力信号を一定レベ
ルに保つために、比較回路４、制御トランジスタ（以下
の説明ではトランジスタをTrと記す）５、平滑回路６お
よび入力減衰回路を成す第１のトランジスタとしてミュ
ートTr7を基本構成要素とするALC回路が備えられてい
る。
先ず、ALC回路部分について説明する。増幅部１の出
力は、定電流源41およびカレントミラー回路42により駆
動され、かつ、比較回路４を構成する第１のトランジス
タ差動対の一方のTr43のベースに加えられる。増幅部１
の出力によってTr43のベース電位が、一定電位に保たれ
た差動対Trの他方のTr44のベース電位を越えると、Tr43
が導通し、能動負荷であるTr43のコレクタと、Vcc端子1
0に連なる電源ライン（以下これを単にVccという）との
間に挿入されたダイオード接続のTr45に電流が流れ、同
時に、制御Tr5が導通する。このとき、制御Tr5のコレク
タ電流のみで平滑回路６において第１の抵抗61と並列に
接続された第１のコンデンサ62を充電させることもでき
るが、本実施例では、コンデンサ62の充電速度を大きく
して自動レベル制御レスポンスを高めるために、エミッ
タホロワのバッファTr8を設置してコンデンサ62の充電
電流を供給するようにしている。そこで、比較回路４の
出力に基づいて平滑回路６内のコンデンサ62が充電され
て、接続点Ｑと接地ラインとの間の電圧が、ベースが接
続点Ｑに接続された駆動Tr71と、入力接続点Ｐと接地ラ
インとの間にコレクタ・エミッタ路が挿入され、かつ、
ベースが駆動Tr71のエミッタに接続されたミュートTr7
のそれぞれにおけるベース・エミッタ間降伏電圧の和と
等しくなると、駆動Tr71およびミュートTr7が導通して
入力端子２から見たインピーダンスが小さくなって、増
幅部１に加わる入力信号が減衰する。また、本実施例の
ALC回路では、特に、バッファTr8のベースが接続されて
いる制御Tr5のコレクタが、直列に連ねたダイオード8
0、81、82を介して接地ラインに接続されている。この
ようにバッファTr8のベースと接地ラインとの間に介在
することになる各Tr（８、71、７）のベース・エミッタ
間のPN接合と同数で、接合面積の小さいPN接合（ダイオ
ード80、81、82）を別に設けることにより、バッファTr
8の動作レベルが安定し、バッファTr8を用いた高速充電
においても過充電がなくなって、ALC回路における過剰
制御が抑制されるとともに、比較回路４の出力電流に設
計値との誤差が生じたときに、バッファTr8のベース電
位に及ぶ影響が小さく集積化に好適な回路となる。さら
に、制御Tr5と共通するベースを持つTrを別に設け、そ
のエミッタ・コレクタ路をVccと接続点Ｑとの間に挿入
してバッファTr8による充電の補助を行わせるようにす
れば、過充電を起こすことなく、より充電速度を大きく
することができる。なお、ダイオード82と並列に接続さ
れている抵抗83は、リーク電流により接続点Ｑの電位が
上昇するのを防止するものである。
力は、定電流源41およびカレントミラー回路42により駆
動され、かつ、比較回路４を構成する第１のトランジス
タ差動対の一方のTr43のベースに加えられる。増幅部１
の出力によってTr43のベース電位が、一定電位に保たれ
た差動対Trの他方のTr44のベース電位を越えると、Tr43
が導通し、能動負荷であるTr43のコレクタと、Vcc端子1
0に連なる電源ライン（以下これを単にVccという）との
間に挿入されたダイオード接続のTr45に電流が流れ、同
時に、制御Tr5が導通する。このとき、制御Tr5のコレク
タ電流のみで平滑回路６において第１の抵抗61と並列に
接続された第１のコンデンサ62を充電させることもでき
るが、本実施例では、コンデンサ62の充電速度を大きく
して自動レベル制御レスポンスを高めるために、エミッ
タホロワのバッファTr8を設置してコンデンサ62の充電
電流を供給するようにしている。そこで、比較回路４の
出力に基づいて平滑回路６内のコンデンサ62が充電され
て、接続点Ｑと接地ラインとの間の電圧が、ベースが接
続点Ｑに接続された駆動Tr71と、入力接続点Ｐと接地ラ
インとの間にコレクタ・エミッタ路が挿入され、かつ、
ベースが駆動Tr71のエミッタに接続されたミュートTr7
のそれぞれにおけるベース・エミッタ間降伏電圧の和と
等しくなると、駆動Tr71およびミュートTr7が導通して
入力端子２から見たインピーダンスが小さくなって、増
幅部１に加わる入力信号が減衰する。また、本実施例の
ALC回路では、特に、バッファTr8のベースが接続されて
いる制御Tr5のコレクタが、直列に連ねたダイオード8
0、81、82を介して接地ラインに接続されている。この
ようにバッファTr8のベースと接地ラインとの間に介在
することになる各Tr（８、71、７）のベース・エミッタ
間のPN接合と同数で、接合面積の小さいPN接合（ダイオ
ード80、81、82）を別に設けることにより、バッファTr
8の動作レベルが安定し、バッファTr8を用いた高速充電
においても過充電がなくなって、ALC回路における過剰
制御が抑制されるとともに、比較回路４の出力電流に設
計値との誤差が生じたときに、バッファTr8のベース電
位に及ぶ影響が小さく集積化に好適な回路となる。さら
に、制御Tr5と共通するベースを持つTrを別に設け、そ
のエミッタ・コレクタ路をVccと接続点Ｑとの間に挿入
してバッファTr8による充電の補助を行わせるようにす
れば、過充電を起こすことなく、より充電速度を大きく
することができる。なお、ダイオード82と並列に接続さ
れている抵抗83は、リーク電流により接続点Ｑの電位が
上昇するのを防止するものである。
次に、上述のALC回路が電源投入直後に起こす誤動作
の防止のために新たに設置されている短絡回路９につい
て説明する。本実施例における短絡回路９は、コレク
タ、エミッタをそれぞれ接続点Ｑ、接地ラインに接続さ
れる第２のトランジスタとしての短絡Tr90、Vccと接地
ラインとの間に設置された第２の抵抗91および第２のコ
ンデンサ92、抵抗91とコンデンサ92の直列接続点にエミ
ッタホロワTr93を介してベースが接続されたTr94、ベー
スが一定電位にバイアスされてTr94とともに第２のトラ
ンジスタ差動対を形成するTr95、Tr94のコレクタと接地
ラインとの間に挿入されてTr90と伴ってカレントミラー
動作を行うTr96で構成されている。
の防止のために新たに設置されている短絡回路９につい
て説明する。本実施例における短絡回路９は、コレク
タ、エミッタをそれぞれ接続点Ｑ、接地ラインに接続さ
れる第２のトランジスタとしての短絡Tr90、Vccと接地
ラインとの間に設置された第２の抵抗91および第２のコ
ンデンサ92、抵抗91とコンデンサ92の直列接続点にエミ
ッタホロワTr93を介してベースが接続されたTr94、ベー
スが一定電位にバイアスされてTr94とともに第２のトラ
ンジスタ差動対を形成するTr95、Tr94のコレクタと接地
ラインとの間に挿入されてTr90と伴ってカレントミラー
動作を行うTr96で構成されている。
電源投入を行うと、Tr95のベースは直ちに設定電位に
バイアスされるが、Tr94のベース電位は、抵抗91とコン
デンサ92の定数の積で定まる時定数に従って上昇する。
Tr95のベース電位がTr94のベース電位を上まわっている
間は、PNP型のTr94、Tr96およびTr90が導通し、コンデ
ンサ62の充電電荷がTr90を通して急速放電されるので、
接続点Ｑ電位は下がり、駆動Tr71およびミュートTr7が
導通せず、入力信号の減衰は行われない。電源投入後、
一定時間が経過すると、逆に、Tr94のベース電位がTr95
のそれを越えてTr95が導通し、Tr94、Tr96およびTr90が
非導通となり、バッファTr8から供給される電流は平滑
回路への充電にあてられ、ALC回路が通常の動作を開始
する。なお、短絡Tr90と共通のベースを有し、コレクタ
をカレントミラー回路42の共通ベースに接続し、エミッ
タを接地するとともに、短絡Tr90と同時に導通制御され
る第３のトランジスタとしてのTr100が設置されている
ことにより、短絡Tr90の導通時には、比較回路４を駆動
する定電流源41からの電流は、このTr100を通じて接地
ラインに流れ、カレントミラー回路42は不作動状態とな
って比較回路４が駆動されないので、バッファTr8から
充電電流が流れて平滑回路６の放電を減速するというこ
とがない。
バイアスされるが、Tr94のベース電位は、抵抗91とコン
デンサ92の定数の積で定まる時定数に従って上昇する。
Tr95のベース電位がTr94のベース電位を上まわっている
間は、PNP型のTr94、Tr96およびTr90が導通し、コンデ
ンサ62の充電電荷がTr90を通して急速放電されるので、
接続点Ｑ電位は下がり、駆動Tr71およびミュートTr7が
導通せず、入力信号の減衰は行われない。電源投入後、
一定時間が経過すると、逆に、Tr94のベース電位がTr95
のそれを越えてTr95が導通し、Tr94、Tr96およびTr90が
非導通となり、バッファTr8から供給される電流は平滑
回路への充電にあてられ、ALC回路が通常の動作を開始
する。なお、短絡Tr90と共通のベースを有し、コレクタ
をカレントミラー回路42の共通ベースに接続し、エミッ
タを接地するとともに、短絡Tr90と同時に導通制御され
る第３のトランジスタとしてのTr100が設置されている
ことにより、短絡Tr90の導通時には、比較回路４を駆動
する定電流源41からの電流は、このTr100を通じて接地
ラインに流れ、カレントミラー回路42は不作動状態とな
って比較回路４が駆動されないので、バッファTr8から
充電電流が流れて平滑回路６の放電を減速するというこ
とがない。
数秒以内の電源瞬断があったとき、瞬断前に平滑回路
の充電レベルがALC回路の動作レベルに達している場合
に起こるALC回路の誤動作を防止することができる。
の充電レベルがALC回路の動作レベルに達している場合
に起こるALC回路の誤動作を防止することができる。
第１図は本発明の実施例を示す図である。 １……増幅部（増幅手段） ４……比較回路 ７……第１のトランジスタ 41……定電流源 42……カレントミラー回路 43、44……トランジスタ（第１のトランジスタ差動対） 61……第１の抵抗 62……第１のコンデンサ 90……第２のトランジスタ 91……第２の抵抗 92……第２のコンデンサ 94、95……トランジスタ（第２のトランジスタ差動対） 100……第３のトランジスタ
Claims (1)
- 【請求項１】入力信号を増幅する増幅手段と、 この増幅器の出力信号と基準レベルとを比較する第１の
トランジスタ差動対を備え、前記トランジスタ差動対に
定電流源からの定電流を流すカレントミラー回路を備え
た比較回路と、 この比較回路の出力に応じた充電電流によって充電され
る第１のコンデンサと、 この第１のコンデンサに並列に接続されて前記コンデン
サの充電電圧を放電させる抵抗と、 前記第１のコンデンサの充電電圧に応じたベース電流が
流れ、前記増幅器に対する前記入力信号を減衰させる第
１のトランジスタと、 電源の投入時、第２の抵抗を介して充電される第２のコ
ンデンサと、 この第２のコンデンサの充電電圧と基準電圧とを比較す
る第２のトランジスタ差動対と、 前記第２のトランジスタ差動対から発生する出力電流を
受けて導通することにより前記第１のコンデンサを短絡
させ、前記第２のコンデンサの充電電圧が前記基準電圧
に到達するまでの一定時間、前記コンデンサの充電を阻
止する第２のトランジスタと、 前記第２のトランジスタ差動対から発生する出力電流を
受けて導通することにより前記比較回路の前記定電流源
の前記定電流を引き込んで、前記第２のコンデンサの充
電電圧が前記基準電圧に到達するまでの一定時間、前記
比較回路の動作を停止させる第３のトランジスタと、 を備えたことを特徴とする自動レベル制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61238594A JP2556844B2 (ja) | 1986-10-07 | 1986-10-07 | 自動レベル制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61238594A JP2556844B2 (ja) | 1986-10-07 | 1986-10-07 | 自動レベル制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6393208A JPS6393208A (ja) | 1988-04-23 |
| JP2556844B2 true JP2556844B2 (ja) | 1996-11-27 |
Family
ID=17032517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61238594A Expired - Lifetime JP2556844B2 (ja) | 1986-10-07 | 1986-10-07 | 自動レベル制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556844B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416286Y2 (ja) * | 1984-09-14 | 1992-04-13 | ||
| JPS61257006A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | Ａｇｃ回路 |
-
1986
- 1986-10-07 JP JP61238594A patent/JP2556844B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6393208A (ja) | 1988-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4571505A (en) | Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits | |
| JP3637848B2 (ja) | 負荷駆動回路 | |
| JPH02268512A (ja) | 誘導負荷を有する電力用ｍｏｓトランジスタを制御する回路 | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| US3889202A (en) | Muting circuit | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| US5682121A (en) | No turn-on pop noise amplifier | |
| US4594633A (en) | Integrated circuit protection circuit | |
| EP0685124A1 (en) | Click/pop free bias circuit | |
| JP3315934B2 (ja) | 直列制御型レギュレータ | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| KR910000372B1 (ko) | 증 폭 기 | |
| JP2556844B2 (ja) | 自動レベル制御増幅器 | |
| US4379997A (en) | Power amplifier | |
| US4675560A (en) | Static relay having means for detecting load defects | |
| JPS6126845B2 (ja) | ||
| JPS6339162B2 (ja) | ||
| JPS6352482B2 (ja) | ||
| JPH0145150Y2 (ja) | ||
| US4532482A (en) | Circuit for preventing malfunction of muting amplifier | |
| JPH0513046Y2 (ja) | ||
| KR920005100Y1 (ko) | 음향 기기의 뮤팅 회로 | |
| JPS6110334Y2 (ja) | ||
| JPH0513047Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |