JPS6392995A - Lookup table buffer apparatus for display - Google Patents
Lookup table buffer apparatus for displayInfo
- Publication number
- JPS6392995A JPS6392995A JP61239619A JP23961986A JPS6392995A JP S6392995 A JPS6392995 A JP S6392995A JP 61239619 A JP61239619 A JP 61239619A JP 23961986 A JP23961986 A JP 23961986A JP S6392995 A JPS6392995 A JP S6392995A
- Authority
- JP
- Japan
- Prior art keywords
- lookup table
- display
- table buffer
- processor
- look
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100491995 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) aro-1 gene Proteins 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、グラフインク・ディスプレ41g等の画像メ
モリからの画像データを色情報への変換を行うテーブル
(以下、ルックアップテーブルと言う)を、プロセッサ
アクセス用に別に設けたルックアップテーブルバソファ
を備えたディスプレイ用ルックアップテーブルバッファ
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention provides a table (hereinafter referred to as a lookup table) for converting image data from an image memory such as a graph ink display 41g into color information. , relates to a look-up table buffer device for a display, which includes a look-up table buffer provided separately for processor access.
本発明は、画像メモリ、この画像メモリからの画像デー
タを色情報へ変換するルックアップテーブルを備えたデ
ィスプレイ装置において、前記ルックアップテーブルに
プロセッサアクセス用にルックアップテーブルバッファ
を制御回路の制御によって書き換え用に設け、プロセッ
サのルックアップテーブルへの書き込みの負荷の軽減及
びルックアップテーブルの内容を複数種類準備可能とし
たものである。The present invention provides a display device equipped with an image memory and a lookup table for converting image data from the image memory into color information, in which a lookup table buffer is rewritten for processor access to the lookup table under the control of a control circuit. It is designed to reduce the load of writing to the lookup table on the processor and to enable the preparation of multiple types of lookup table contents.
従来、グラフィック・ディスプレイ装置において、第3
図に示すように表示可能な色を増やすために、画像メモ
リ1の出力データ1aをそのまま色信号3aへ変換せず
、ルックアップテーブル2を介して色情報として、D/
Aコンバータ3を介して、色信号2aへ変換していた。Conventionally, in graphic display devices, the third
As shown in the figure, in order to increase the number of colors that can be displayed, the output data 1a of the image memory 1 is not directly converted into a color signal 3a, but is converted into D/
It was converted into a color signal 2a via the A converter 3.
ここで、画像メモリlからの情IInビットをルックア
ップテーブル用メモリのアドレス情¥Uとし、ルックア
ップテーブル用メモリのデータ長がmビットとすれば、
2mの包中から2″色が同時表示可能であった。Here, if the information IIn bit from the image memory l is the address information \U of the lookup table memory, and the data length of the lookup table memory is m bits, then
It was possible to simultaneously display 2″ colors from a 2m package.
従来の技術では、このルックアップテーブル2が画像メ
モリ1とD/Aコンバータ3の間に置かれているために
、ルックアップテーブル2をプロノセノサ5が書き込も
うとした場合、バスのアービトレーション(調整)が問
題となる。このアービトレーションにおいては、画像の
チラッキをなくすためにディスプレイ4の垂直帰線区間
内にプロセッサ5側がアクセス可能としている。In the conventional technology, since this lookup table 2 is placed between the image memory 1 and the D/A converter 3, when the pronocenosa 5 attempts to write the lookup table 2, bus arbitration (adjustment) is not performed. It becomes a problem. In this arbitration, the processor 5 side is allowed to access the vertical retrace section of the display 4 in order to eliminate flickering of the image.
そのため、プロセッサ5への負荷がかかつていた。また
、このルックアップテーブル2を数枚持たせ高速に切り
換えたい場合、このテーブル2に使用するRAMを数バ
ンクに分けて置けば良いが、1280 X 1024ド
ツト以上の解像度を持って、60Hzノンインクレーズ
(非飛び越し走査)表示を実現するとなると、このRA
Mは、高速読み出し可能なものが要求され、多量に設け
る事は困難となるという問題があった。Therefore, the load on the processor 5 was heavy. Also, if you want to have several lookup tables 2 and switch them at high speed, you can divide the RAM used for this table 2 into several banks, but if you have a resolution of 1280 x 1024 dots or more and a 60Hz non-ink In order to realize a lathe (non-interlaced scanning) display, this RA
M is required to be readable at high speed, and there is a problem in that it is difficult to provide a large amount of M.
従来の問題点を解決するために、本発明は、プロセッサ
が自由にアクセス可能なルックアップテーブルバッファ
と、このルックアップテーブルバッファとルックアップ
テーブル間のデータ転送を制御する制御部から構成とし
、ルックアップテーブルの内容を複数種類準備可能とし
た。In order to solve the conventional problems, the present invention consists of a lookup table buffer that can be freely accessed by a processor, and a control unit that controls data transfer between the lookup table buffer and the lookup table. It is now possible to prepare multiple types of uptable contents.
上記のように構成されたディスプレイ用ルックアップテ
ーブルバッファ装置において、プロセッサは、自由にル
ソクアップテーフ゛ルバッファへ書き込む、次に制御部
では、転送スタート信号と■ブランキング開始信号(垂
直帰線開始信号)を受けると、■ブランキング中にルッ
クアップテーブルバッファからルックアップテーブルへ
の転送を高速に行う。この時、制御部では、ルックアッ
プテーブル及びルックアップテーブルバッファへの;t
all tall信号を発生さ・仕る。In the display lookup table buffer device configured as described above, the processor freely writes to the lookup table buffer, and then the control section sends a transfer start signal and blanking start signal (vertical retrace start signal). ), ■ Transfer from the lookup table buffer to the lookup table at high speed during blanking. At this time, the control unit sends ;t to the lookup table and lookup table buffer.
Generates and serves the all-tall signal.
また、制御部では、ルックアップテーブルバッファのバ
ンクも管理しており、所望のバンクの内容の転送ができ
る。The control unit also manages banks of the lookup table buffer, and can transfer the contents of desired banks.
(実施例〕
以下、本発明の実施例を図面に基づいて説明する。第2
図において、ルックアップテーブル1ヘデータを書き込
むためには、まず、プロセッサ5は、プロセッサデータ
バス15からセレクタS2を介してバス16を経て、ル
ックアップテーブルバッファ6のバンクOにデータを書
き込む。次に、プロセッサ5は、プロセッサからの信号
26により転送スタートをかける。ここで、この転送ス
タート信号26は、■ブランキング開始信号25に同期
され、制?ffD回路10を介して、信号20となる。(Example) Hereinafter, an example of the present invention will be described based on the drawings.
In the figure, in order to write data to lookup table 1, processor 5 first writes data to bank O of lookup table buffer 6 from processor data bus 15 via selector S2 and bus 16. Next, the processor 5 starts the transfer using the signal 26 from the processor. Here, this transfer start signal 26 is synchronized with the blanking start signal 25 and controlled? It becomes a signal 20 via the ffD circuit 10.
この(8号20によりDフリソプフロンプ8のクリア端
子CLを「低」レヘルにする事によって、カウンタ9の
クリア状態をはずし、印加されているクロック21によ
ってカウンタ9の内容を増加させて行く。この時、制御
回路IOでは、信号22.17によって、バス16から
バス14に流れるように、ルックアップテーブルバッフ
ァ6からルックアップテーブル2への転送用にセレクタ
S9.セレクタS2を切り換え、信号13.24をそれ
ぞれの読み出し、書き込み信号としている。そして、カ
ウンタ9の内容が転送終了アドレスに一致するとカウン
タEND信号18によって、カウンタ9のクリア信号1
9をアクティブにする。このようにして、ルックアップ
テーブルバッファ6のバンク0の内容を、ルックアップ
テーブル2への転送を終了する。By setting the clear terminal CL of the D Frisop front panel 8 to a "low" level using No. 8 20, the clear state of the counter 9 is removed, and the contents of the counter 9 are increased by the applied clock 21. At this time , in the control circuit IO, the signal 22.17 switches selectors S9 and S2 for transfer from the lookup table buffer 6 to the lookup table 2 so that the signal flows from the bus 16 to the bus 14, and the signal 13.24 is switched. When the contents of the counter 9 match the transfer end address, a clear signal 1 of the counter 9 is generated by the counter END signal 18.
Activate 9. In this way, the transfer of the contents of bank 0 of lookup table buffer 6 to lookup table 2 is completed.
次に、バンク1の内容を転送させたい場合は、制御回路
10に対して、信号24によってバンク7指定を行い、
転送のスタートを行えば良い。Next, if you want to transfer the contents of bank 1, specify bank 7 to the control circuit 10 by signal 24,
All you have to do is start the transfer.
第2図実施例と異なり、ルックアップテーブルバッファ
7ごとに独立した構成とすれば、プロセソサは、転送中
においても、非転送中のバンクへのアクセスが可能とな
る。Unlike the embodiment in FIG. 2, if each lookup table buffer 7 is configured independently, the processor can access a bank that is not being transferred even during a transfer.
以上、本発明は、まずプロセッサのルックアップテーブ
ルへの書き込みにおいての負荷の軽減と、ルックアップ
テーブルの内容を何種類か用意でき、その交換の容易化
という効果を有する。As described above, the present invention has the following effects: first, it reduces the load on the processor when writing to the lookup table; it also allows for the preparation of several types of lookup table contents, and facilitates their exchange.
第1図は、本発明のディスプレイ用のルックアップテー
ブルバッツァ装置とその周辺回路のブロック図、第2図
は、本発明の好適な一実施例の詳細ブロック図であり、
第3図は、従来のディスプレイ用のルックアップテーブ
ルとその周辺回路のブロック図である。
l・ ・・画像メモリ
1a・・・画像データ
2・・・ルックアップテーブル
2a・・・色情報
3・・・D/Aコンバーク
3a・・・色信号
4・・・ディスプレイ
5・・・プロセッサ
6・・・ルックアップテーブルバンフ77・・・制御部
8・・・ルックアップテーブルバンフ7装置9・・・カ
ウンタ
10・・・¥iI御回路
S、、S、・・・セレクタ
以上
出願人 セイコー電子工業株式会社
第1図
夜来f)’r−イズフ$イボi艷のアロ1.、り関第3
図FIG. 1 is a block diagram of a look-up table batza device for display according to the present invention and its peripheral circuitry, and FIG. 2 is a detailed block diagram of a preferred embodiment of the present invention.
FIG. 3 is a block diagram of a conventional display lookup table and its peripheral circuitry. l... Image memory 1a... Image data 2... Lookup table 2a... Color information 3... D/A converter 3a... Color signal 4... Display 5... Processor 6 ...Lookup table banff 77...Control unit 8...Lookup table banff 7 device 9...Counter 10...\iI control circuit S,,S,...Selector and above Applicant Seiko Electronics Kogyo Co., Ltd. Figure 1 Yarai f)'r-izuf $ Ibo Ibo Aro 1. , Riseki 3rd
figure
Claims (2)
るルックアップテーブル、前記ルックアップテーブルの
出力を入力するD/Aコンバータ及びD/Aコンバータ
の出力を表示するディスプレイとを備えたディスプレイ
装置において、前記画像メモリからの画像データを色情
報に変換する前記ルックアップテーブルに、プロセッサ
アクセス用にルックアップテーブルバッファを前記ルッ
クアップテーブル書き換え用に具備することを特徴とす
るディスプレイ用ルックアップテーブルバッファ装置。(1) A display device comprising an image memory, a lookup table that receives image data from the image memory, a D/A converter that inputs the output of the lookup table, and a display that displays the output of the D/A converter, A look-up table buffer device for a display, characterized in that the look-up table for converting image data from the image memory into color information is provided with a look-up table buffer for processor access and for rewriting the look-up table.
クアップテーブルへの書き換え制御をする制御部を有す
る特許請求の範囲第1項記載のディスプレイルックアッ
プテーブルバッファ装置。(2) The display lookup table buffer device according to claim 1, further comprising a control section that controls rewriting from the lookup table buffer to the lookup table.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61239619A JPS6392995A (en) | 1986-10-08 | 1986-10-08 | Lookup table buffer apparatus for display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61239619A JPS6392995A (en) | 1986-10-08 | 1986-10-08 | Lookup table buffer apparatus for display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6392995A true JPS6392995A (en) | 1988-04-23 |
Family
ID=17047422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61239619A Pending JPS6392995A (en) | 1986-10-08 | 1986-10-08 | Lookup table buffer apparatus for display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6392995A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03119877A (en) * | 1989-10-02 | 1991-05-22 | Canon Inc | Information signal reproducing device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760374A (en) * | 1980-09-27 | 1982-04-12 | Oki Electric Ind Co Ltd | Processing method for display unit |
JPS5866151A (en) * | 1981-10-15 | 1983-04-20 | Matsushita Electric Works Ltd | Crt interface circuit |
JPS58123138A (en) * | 1982-01-18 | 1983-07-22 | Toshio Imao | Memory controlling system for display |
JPS58143384A (en) * | 1982-02-20 | 1983-08-25 | 株式会社リコー | Reading/writing system for data in crt display unit |
JPS6087391A (en) * | 1983-10-20 | 1985-05-17 | 東芝オーデイオ・ビデオエンジニアリング株式会社 | Image display processing circuit |
JPS60247690A (en) * | 1984-05-24 | 1985-12-07 | 富士通株式会社 | Blink control circuit |
JPS6275586A (en) * | 1985-09-30 | 1987-04-07 | 株式会社東芝 | Color graphic display controller |
JPS6329793A (en) * | 1986-07-23 | 1988-02-08 | 株式会社日立製作所 | Graphic processor |
-
1986
- 1986-10-08 JP JP61239619A patent/JPS6392995A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760374A (en) * | 1980-09-27 | 1982-04-12 | Oki Electric Ind Co Ltd | Processing method for display unit |
JPS5866151A (en) * | 1981-10-15 | 1983-04-20 | Matsushita Electric Works Ltd | Crt interface circuit |
JPS58123138A (en) * | 1982-01-18 | 1983-07-22 | Toshio Imao | Memory controlling system for display |
JPS58143384A (en) * | 1982-02-20 | 1983-08-25 | 株式会社リコー | Reading/writing system for data in crt display unit |
JPS6087391A (en) * | 1983-10-20 | 1985-05-17 | 東芝オーデイオ・ビデオエンジニアリング株式会社 | Image display processing circuit |
JPS60247690A (en) * | 1984-05-24 | 1985-12-07 | 富士通株式会社 | Blink control circuit |
JPS6275586A (en) * | 1985-09-30 | 1987-04-07 | 株式会社東芝 | Color graphic display controller |
JPS6329793A (en) * | 1986-07-23 | 1988-02-08 | 株式会社日立製作所 | Graphic processor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03119877A (en) * | 1989-10-02 | 1991-05-22 | Canon Inc | Information signal reproducing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920000355B1 (en) | Color display device | |
JPS61277991A (en) | Smooth scrolling method and apparatus | |
EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
US4591845A (en) | Character and graphic signal generating apparatus | |
JPS6392995A (en) | Lookup table buffer apparatus for display | |
JP3030170B2 (en) | Simple matrix drive type liquid crystal display | |
JPH0120430B2 (en) | ||
JPS604988A (en) | Image display | |
JPS62236076A (en) | Access system for frame buffer memory | |
EP0148659A2 (en) | A video display control circuit | |
GB2140660A (en) | Colour graphics device | |
JP2506960B2 (en) | Display controller | |
JPS61137186A (en) | Display controller | |
JPS6350893A (en) | Display control circuit | |
KR910001641Y1 (en) | D-ram control circuits | |
JPS6352195A (en) | Display control system | |
JPS6330891A (en) | Crt controller | |
JPH0378633B2 (en) | ||
JPS5960482A (en) | Crt unit | |
JPS61209481A (en) | Character display unit | |
JPS5968784A (en) | Driver for dot matrix display panel | |
JPS60205590A (en) | Linear raster address generation circuit | |
JPS61272784A (en) | Display controller | |
JPS59162587A (en) | Image display | |
JPS62147482A (en) | Cursor controller |