JPS6391761A

JPS6391761A - キヤツシユメモリ制御方法

Info

Publication number: JPS6391761A
Application number: JP61237531A
Authority: JP
Inventors: Kazunori Ishii; 石井　和範
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1986-10-06
Filing date: 1986-10-06
Publication date: 1988-04-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明はキャッシュメモリ制御方法に係り、特にキャッ
シュメモリを介してホスト側からディスクメモリにデー
タをリード／ライトするシステムにおけるキャッシュメ
モリ制御方法に関する。

〈従来技術〉外部記憶媒体としてハードディスク等のディスクメモリ
を用いるシステムでは、高速の読み／書きを可能とする
ために、キャッシュメモリが設けられ、該キャッシュメ
モリを介してホスト装置はディスクメモリにデータを読
み／書きしている。

〈発明が解決しようとしている問題点〉かかる従来のシ
ステムにおいて、マルチセクタ分のデータの読み／書き
を行う場合には、キャッシュメモリの記憶状況を管理し
、該記憶状況を参照して該マルチセクタ分のデータを連
続的に格納できる領域をサーチし、該領域にデータを記
憶させ、しかる後該データをディスクメモリあるいはホ
スト側主記憶装置に書き込むようにしている。

しかし、従来方法においてはマルチセクタ分のデータを
記憶する記憶領域が存在しない場合には、キャッシュメ
モリの記憶内容を並び替又て（空いている場所を詰めて
）マルチセクタ分のデータを記憶できるようにしている
。このため、従来方法は制御が複雑となると共に、効率
的なキャッシュメモリ管理ができないという問題があっ
た。

以上から本発明の目的はマルチセクタ分のデータの読み
／書きにおいて連続的にキャッシュメモリにデータを記
憶する必要がない、換言すれば分散してデータをキャッ
シュメモリに記憶できるキャッシュメモリ制御方法を提
供することである。

く問題点を解決するための手段〉第１図は本発明方法を実現するシステムのブロック図で
ある。

１１はホス１−プロセッサ、１２はホスト側の主記憶装
置（メインメモリ）、２１はキャッジコメモリ、２２は
ディスクキャッシュ制御機構、２３は固定ディスク制御
機構、２４は／）−ドディスク、２５はアドレステーブ
ル、２６はディスクドライバ、２７はバッファ、２８は
ＤＭＡコントローラである。

〈作用〉キャッシュメモリ２１の記憶状況を管理し、マルチセク
タのリード／ライト要求により該記憶状況を参照してキ
ャッシュメモリ２１の空いている領域にデータを分散記
憶し、キャッシュメモリ２１の前記領域よりデータを読
み出してハードディスク２４あるいはホスト側のメイン
メモリ１２にデータを書き込む。

〈実施例〉第１図は本発明方法を実現するシスチーのブロック図、
第２図及び第３図はリード時における処理の流れ図であ
る。

１１はホストプロセッサ、１２はホスト側の主記憶装置
（メインメモリ）、２１はキャッシュメモリ、２２はデ
ィスクキャッシュ制御機構、２３は固定ディスク制御機
構、２４はハードディスク、２５はアドレステーブル、
２６はディスクドライバ、２７はバッファ、２８はＤＭ
Ａコントローラである。尚、実際にはディスクキャッシ
ュ制御機構２２と固定ディスク制御機構２３はプログラ
ムであり、プロセッサが該プログラムに基づいてディス
クキャッシュ制御及び固定ディスク制御を実行する構成
になっている。

以下本発明をホストプロセッサ１１がマルチセクタ分の
データを八−ドディスク２４から読み取る場合について
、ディスクキャッシュ制御機構２２の処理（第２図参照
）と、固定ディスク制御機構２３の処理（第３図参照）
について説明する。

尚、ディスクキャッシュ制御機構２２は上ヤツシュメモ
リ２１を所定数のセクタ　（たとえば１セクク）毎に分
離して各領域毎に記憶状況を管理しているものとする。

（Ａ）ディスクキャッシュ制御機構２２の処理（１）ホ
ストプロセッサ１１からハードディスク２４の第伺トラ
ックの何セクタから何セクタ迄のデータ（ｍセクタ分の
データとする）を読み取れというリードコマンドがディ
スクキャッシュ制御機構２２に出力されると、ディスク
キャッシュ制御機構２２は各領域の記憶状況を参照して
ｍ個の空き領域を求め、その先頭アドレスをアドレステ
ーブル２５に記憶する（第２図の（１）参照）。尚、第
１図においては先頭アドレスがｒ２０００ｊ、ｒ３００
０」、　　・・・・・　ｒ７０００Ｊで示され、対応す
る先頭アドレスの終了フラグが「００」にセットされろ
。

（２）ついて、ディスクキャッシュ制御機構２２は固定
ディスク制御機構２３にマルチセクタのリード要求を入
力する。

（３）以後、ディスクキャッシュ制御機構２２はアドレ
ステーブル２５の終了フラグをチェックし、終了フラグ
がｒＦＦ」の先頭アドレスを検索する。

尚、後述するように１セクク分のデータがハードディス
ク２４から読みだされてキャッシュメモリ２１の所定の
領域に格納されれば該領域の先頭アドレスに対応する終
了フラグが固定ディスク制御機構２３によりｒＦＦＪと
される。

（４）新たに終了フラグがｒＦＦＪとなった先頭アドレ
スが存在しなければステップ（３）に戻る。

（５）シかし、新たに終了フラグがｒＦＦＪとなった先
頭アドレスが存在すれば、該先頭アドレスから順次１セ
クタ分のデータを読み取ってメインメモリ１２に転送す
る。尚、キャッシュメモリ２１からメインメモリ１２へ
のデータ転送１よりＭＡ機能により行う。

（６）ついで、ディスクキャッシュ制御８！構２２はホ
ストプロセッサ１１から要求された全セクタをメインメ
モリ１２へ転送したかをチェックし、転送してあれば処
理を終了し、転送りでなければステップ（３）す降の処
理を繰り返す。

（Ｂ）固定ディスク制御機構２３の処理（ａｌディスク
キャッシュ制御機構２２より前記ステップ（２）におい
て、固定ディスク制＠８１構２３にマルチセクタのリー
ド要求が発せられると、固定ディスク制御機構２３はア
ドレステーブル２５から終了フラグが「ｏｏ」の最初の
先頭アドレス（２０００とする）を読み取る。

（ｂｌついで、固定ディスク制御機構２３はＤ　Ｍ　Ａ
コントローラ２８に転送バイト数（１セククを５１２バ
イトとすれば５１２）を入力する。

（ｃ）そして、転送パイ１−数の入力後、ステップ（ａ
）で求めである先頭アドレス（２０００）をＤＭＡコン
トローラ２８に入力する。

（ｄｌ上記ステップによりＤＭＡコントローラ２８に転
送バイト数及び転送アドレス（先頭アドレス）を入力す
れば、次に固定ディスク制御機構２３はディスクドライ
バ２６にマルチセクタのリードコマンドを入力する。

これにより、以後ディスクドライバ２６はハードディス
ク２４から指定されたトラックの指定されたセクタから
指定された量のデータを順次読み取って内蔵のバッファ
２７に格納する。又、ＤＭＡコント四−ラ２８はディス
クドライバ２６にょろデータの読み取りと並行してバッ
ファ２７からデータを読み取ってステップ（ｃ）で入力
された先頭アドレス（２０００）を有するキャッシュメ
モリ２１の領域に順次データを記憶する。

（ｅｌ　Ｄ　Ｍ　Ａコントローラ２８は１セクク分のデ
ータをキャッシュメモリ２１に書き込めばターミナルカ
ウント割り込みＴＣＩを発生ずる。

（ｆ）固定ディスク制ｍ機構２３はターミナルカウント
割り込みＴＣＩが発生すれば、データが書き込まれた領
域の先頭アドレス（２０００）の終了フラグをｒＦＦＪ
とする。

（ｇ）ついで、指定された全セクタのデータがキャッシ
ュメモリ２１に格納されたかどうかをチェックする。

＋ｈ＋　ｔ８納されていなければ、固定ディスク制御機
構２３はアドレステーブル２５から終了フラグが「００
」の次の先頭アドレス（３０００とする）を読み取る。

（ｉｌついで、固定ディスク制御機構２３はＤＭＡコン
トローラ２８に転送バイト数を入力する。

（Ｊ）そして、転送バイト数の入力後、ステップ（ｈ）
で求めである先頭アドレス（３０００）をＤ　Ｍ　Ａコ
ントローラ２８に入力し、以後ステップ［８１以降の処
理を繰り返す。

（ｋ＋一方、ステップ（ｇｌにおいて全セクタのデータ
がキャッシュメモリ２１に格納されていることが判明す
れば、固定ディスク制御機構２３はハードディスク２４
からのデータ読み取り終了に応じた割り込み処理を実行
して処理を終える。

尚、１セクク分のデータがキャッシュメモリ２１の所定
の領域に格納され、対応するアドレステーブル２５の先
頭アドレスの終了フラグがｒＦＦＪとなれば、ディスク
キャッシュ制御機構２２はＤＭＡコントローラ２８をし
て該領域からデータを読み取らせてメインメモリ１２に
転送させる。

尚、以上はホストプロセッサ１１がハードディスク２４
からマルチセクタのデータをリードする場合であるが、
マルチセクタのデータをハードディスク２４に書き込む
場合も同様に行われる。

〈発明の効果〉以上本発明によれば、マルチセクタ分のデータの読み／
書きにおいて連続的にキャッシュメモリにデータを記憶
する必要がないから、換言すれば分散してデータをキャ
ッシュメモリに記憶できるから、データの並び替え等複
雑な処理が不要でありキャッシュメモリ制御が簡単にな
り、しかも空き領域を効率よく利用することができろ。

【図面の簡単な説明】

第１図は本発明方法を実現するシステムのブロック図、第２図は本発明におけるディスクキャッシュ制御の流れ
図、第３図は本発明におけろ固定ディスク制御の流れ図であ
る。１１・・ホストプロセッサ、１２・・メインメモリ、２１・・キャッシュメモリ、２２・・ディスクキャッシュ制御機構、２３・・固定デ
ィスク制御機構、２４・・ハードディスク、２５・・アドレステーブル、２６・・ディスクドライバ、２７・・バッファ、２８・・ＤＭＡコントローラ特許出願人　　　　　　　アルプス電気株式会社代理人
　　　　　　　　　　弁理士　齋藤千幹第２図

Claims

【特許請求の範囲】

（１）キャッシュメモリを介してホスト側からディスク
メモリにデータをリード／ライトするシステムにおける
キャッシュメモリ制御方法において、キャッシュメモリ
の記憶状況を管理する第１ステップ、マルチセクタのリード／ライト要求により該記憶状況を
参照してキャッシュメモリの空いている領域にデータを
分散記憶する第２ステップ、キャッシュメモリの前記デ
ータが記憶された領域よりデータを読み出してディスク
メモリあるいはホストメモリにデータを書き込む第３ス
テップを有することを特徴とするキャッシュメモリ制御
方法。
（２）前記第１ステップにおいてはキャッシュメモリを
所定数のセクタ分毎に分離して各領域毎に記憶状況を管
理し、前記第２ステップにおいてはリード要求によりキャッシ
ュメモリの空いている領域の先頭アドレスを求め、前記
各先頭アドレスより所定セクタ分のデータを各領域に分
散記憶することを特徴とする特許請求の範囲第（１）項
記載のキャッシュメモリ制御方法。