JPS6388734A - マトリクスｃｒｔ - Google Patents
マトリクスｃｒｔInfo
- Publication number
- JPS6388734A JPS6388734A JP23304986A JP23304986A JPS6388734A JP S6388734 A JPS6388734 A JP S6388734A JP 23304986 A JP23304986 A JP 23304986A JP 23304986 A JP23304986 A JP 23304986A JP S6388734 A JPS6388734 A JP S6388734A
- Authority
- JP
- Japan
- Prior art keywords
- phosphor
- pin
- plug
- phosphors
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 20
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 11
- 230000002411 adverse Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は大型画像表示装置の表示画面を構成するマト
リクスＣＲＴに関するものである。
リクスＣＲＴに関するものである。
第３図は従来のマトリクスＣＲＴを示す縦断面図であり
、１は真空筐体であり、この真空筐体１の前面にはフェ
ースプレート２が装着され背面にはプラグ３が装着され
ている。４Ｆｉフエースプレート２にマトリクス状に被
着形成された螢光体、５は螢光体４に対向して配設され
た複数のフィラメント、６．７はフィラメント５から飛
翔する熱電子を制御する複数のＸ軸グリッド及びＹ軸グ
リッド、８ａ、８ｂａプラグ３に植設されたピンで、ピ
ン８ａはリード線９ａを介してフィラメント５及びグリ
ッド６．７に接続されている。また、ピン８ｂはリード
線９ｂを介して螢光体４に接続されプラグ３の中央に形
成された筒体３＆内の仕切壁に植設されている。１０は
回路基板１１に接続されピン８ａｆ：接続する第１のソ
ケット、１２Ｉ／ｉピン８ｂを接続する第２のソケット
である。
、１は真空筐体であり、この真空筐体１の前面にはフェ
ースプレート２が装着され背面にはプラグ３が装着され
ている。４Ｆｉフエースプレート２にマトリクス状に被
着形成された螢光体、５は螢光体４に対向して配設され
た複数のフィラメント、６．７はフィラメント５から飛
翔する熱電子を制御する複数のＸ軸グリッド及びＹ軸グ
リッド、８ａ、８ｂａプラグ３に植設されたピンで、ピ
ン８ａはリード線９ａを介してフィラメント５及びグリ
ッド６．７に接続されている。また、ピン８ｂはリード
線９ｂを介して螢光体４に接続されプラグ３の中央に形
成された筒体３＆内の仕切壁に植設されている。１０は
回路基板１１に接続されピン８ａｆ：接続する第１のソ
ケット、１２Ｉ／ｉピン８ｂを接続する第２のソケット
である。
つぎに動作について説明する。まず、フィラメント５に
はピン８＆、リード線９ａを介し低電圧を印加して熱電
子を発生させ、螢光体４にはピン８ｂ、リード線９ｂを
介して高電圧を印加する。
はピン８＆、リード線９ａを介し低電圧を印加して熱電
子を発生させ、螢光体４にはピン８ｂ、リード線９ｂを
介して高電圧を印加する。
この状態において、ピン８ ａ ＋リード線９ａを介し
て、Ｘ軸グリッド６、Ｙ軸グリッド７のそれぞれに選択
的に信号電圧を印加すると、所定の螢光体４にのみ熱電
子が衝突し該螢光体４は所定の色で発光する。
て、Ｘ軸グリッド６、Ｙ軸グリッド７のそれぞれに選択
的に信号電圧を印加すると、所定の螢光体４にのみ熱電
子が衝突し該螢光体４は所定の色で発光する。
この場合、螢光体４に向う熱電子が他の隣接した螢光体
４に拡散しないように、各螢光体４背面側に遮蔽板（図
示せず）が取付けられている。そのため、熱電子の衝突
を受けない螢光体４は螢光を発することがなく、マトリ
クスＣＲＴにはコントラストよく螢うｔ表示されるよう
になっている。
４に拡散しないように、各螢光体４背面側に遮蔽板（図
示せず）が取付けられている。そのため、熱電子の衝突
を受けない螢光体４は螢光を発することがなく、マトリ
クスＣＲＴにはコントラストよく螢うｔ表示されるよう
になっている。
従来のマトリクスＣＲＴは以上のように構成されている
ので、高電圧を印加する螢光体への電圧印加回路に短絡
事故などが生ずると、大電流が流れ、フィラメント、Ｘ
軸グリッド及びＹ軸グリッドに接続された制御回路など
の周辺回路に悪影響を与えるという問題点があった。
ので、高電圧を印加する螢光体への電圧印加回路に短絡
事故などが生ずると、大電流が流れ、フィラメント、Ｘ
軸グリッド及びＹ軸グリッドに接続された制御回路など
の周辺回路に悪影響を与えるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、短絡事故による悪影響を他の周辺回路に及ぼ
すことのないマトリクスＣＲＴ″ｆ、、形状１寸法を何
ら変更することなく得ることを目的とする。
たもので、短絡事故による悪影響を他の周辺回路に及ぼ
すことのないマトリクスＣＲＴ″ｆ、、形状１寸法を何
ら変更することなく得ることを目的とする。
この発明に係るマトリクスＣＲＴは、電流制限抵抗を螢
光体に直列に接続し、この電流制限抵抗を、螢光体に電
圧を印加するピンを植設するようにプラグに形成された
筒体に収納保持したものである。
光体に直列に接続し、この電流制限抵抗を、螢光体に電
圧を印加するピンを植設するようにプラグに形成された
筒体に収納保持したものである。
この発明におけるマトリクスＣＲＴは、螢光体と直列に
電流制限抵抗を接続したことによシ、短絡事故が生じて
も電流は制限され、制御回路などの周辺回路に悪影響を
与えることがない。また、上記電流制限抵抗をプラグに
形成された筒体に収納したことによシ、マトリクスＣＲ
Ｔの形状１寸法の変更を不要とする。
電流制限抵抗を接続したことによシ、短絡事故が生じて
も電流は制限され、制御回路などの周辺回路に悪影響を
与えることがない。また、上記電流制限抵抗をプラグに
形成された筒体に収納したことによシ、マトリクスＣＲ
Ｔの形状１寸法の変更を不要とする。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の原理説明図であり、第１図において、１
３は螢光体４と直列に接続した電流制限抵抗である。
図はこの発明の原理説明図であり、第１図において、１
３は螢光体４と直列に接続した電流制限抵抗である。
第２図は上記の電流制限抵抗１３を収納する要部の断面
図である。第２図において、１４はプラグ３の略中央部
に形成された筒体であり、この筒体１４内に電流制限抵
抗１３が収納され、仕切壁１５に植設されたビア８ｂと
リード線９ｂとに接続されている。１６は筒体１４内に
充填したシリコンなどの絶縁物である。
図である。第２図において、１４はプラグ３の略中央部
に形成された筒体であり、この筒体１４内に電流制限抵
抗１３が収納され、仕切壁１５に植設されたビア８ｂと
リード線９ｂとに接続されている。１６は筒体１４内に
充填したシリコンなどの絶縁物である。
以上のように、この発明によれば、螢光体と直列に電流
制限抵抗を接続するように構成したので、短絡事故が生
じても大電流の流れるおそれがなく、周辺回路に悪影響
を与えることがない。また、上記電流制限抵抗は螢光体
に電圧を印加するピンを植設するように前記プラグに形
成された筒体に収納するように構成したので、マトリク
スＣＲＴの形状寸法は何ら変更する必要がない。さらに
、短絡事故の生じたマトリクスＣＲＴを取替えるときは
、電流制限抵抗も一緒に交換できるなどの効果がある。
制限抵抗を接続するように構成したので、短絡事故が生
じても大電流の流れるおそれがなく、周辺回路に悪影響
を与えることがない。また、上記電流制限抵抗は螢光体
に電圧を印加するピンを植設するように前記プラグに形
成された筒体に収納するように構成したので、マトリク
スＣＲＴの形状寸法は何ら変更する必要がない。さらに
、短絡事故の生じたマトリクスＣＲＴを取替えるときは
、電流制限抵抗も一緒に交換できるなどの効果がある。
第１図はこの発明の一実施例によるマトリクスＣＲＴの
原理説明図、第２図はプラグの筒体部の縦断面図、第３
図はマトリクスＣＲＴの概要を示す横断面図である。 １は真空筐体、２は７エースプレート、３はプラグ、４
は螢光体、５はフィラメント、６はＸ軸グリッド、７Ｆ
ｉＹ軸グリツド、８ａ 、８ｂはピン、１０は第１のソ
ケット、１１は回路基板、１２＃ｉ第２のソケット、１
３は電流制限抵抗、１４は筒体。
原理説明図、第２図はプラグの筒体部の縦断面図、第３
図はマトリクスＣＲＴの概要を示す横断面図である。 １は真空筐体、２は７エースプレート、３はプラグ、４
は螢光体、５はフィラメント、６はＸ軸グリッド、７Ｆ
ｉＹ軸グリツド、８ａ 、８ｂはピン、１０は第１のソ
ケット、１１は回路基板、１２＃ｉ第２のソケット、１
３は電流制限抵抗、１４は筒体。
Claims (1)
- フェースプレートにマトリックス状に被着形成された螢
光体と、これら螢光体に対向して配設された複数のフィ
ラメントと、これらフィラメントから飛翔する熱電子を
制御する複数のＸ軸グリッド及びＹ軸グリッドと、前記
の螢光体、フィラメント、Ｘ軸グリッド及びＹ軸グリッ
ドを所定の位置関係を保つて収納する真空筐体と、前記
の螢光体、フィラメント、Ｘ軸グリッド及びＹ軸グリッ
ドにリード線を介して電圧を印加するピンが植設され、
前記筐体背面に装着されるプラグと、回路基板に接続さ
れ前記フィラメント、Ｘ軸グリッド及びＹ軸グリッドに
電圧を印加するピンと接続する第１のソケットと、前記
螢光体に電圧を印加するピンと接続する第２のソケット
を有するマトリクスＣＲＴにおいて、前記螢光体に直列
に接続した電流制限抵抗を、前記螢光体に電圧を印加す
るピンを植設するように前記プラグに形成された筒体に
収納保持したことを特徴とするマトリクスＣＲＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23304986A JPS6388734A (ja) | 1986-09-30 | 1986-09-30 | マトリクスｃｒｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23304986A JPS6388734A (ja) | 1986-09-30 | 1986-09-30 | マトリクスｃｒｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6388734A true JPS6388734A (ja) | 1988-04-19 |
Family
ID=16948996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23304986A Pending JPS6388734A (ja) | 1986-09-30 | 1986-09-30 | マトリクスｃｒｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6388734A (ja) |
-
1986
- 1986-09-30 JP JP23304986A patent/JPS6388734A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4588921A (en) | Vacuum-fluorescent display matrix and method of operating same | |
| GB2068169A (en) | Manufacturing integrated circuits and other devices by electron lithography | |
| CA1257638A (en) | Fluorescent display tube for light source | |
| US3780326A (en) | Symbol display tube with auxiliary electrode | |
| CA1169464A (en) | Crt with internal thermionic valve for high voltage control | |
| JPS6388734A (ja) | マトリクスｃｒｔ | |
| US3509402A (en) | Digit readout device | |
| US4137551A (en) | Cathode addressing system | |
| JPS6388733A (ja) | マトリクスｃｒｔ | |
| US3432710A (en) | Display tube having character mask with electron gun individual to each character | |
| US3299305A (en) | Cathode ray circuit condition indicator tube | |
| US3673448A (en) | Cathode ray tubes having row and column electrodes attached to opposite sides of insulating substrate | |
| JP2003059438A (ja) | チップ内蔵型蛍光表示管 | |
| JP2939151B2 (ja) | 蛍光表示管 | |
| JP2899331B2 (ja) | 蛍光発光装置 | |
| JPH01235152A (ja) | 光源用表示管 | |
| JPS62172644A (ja) | マトリクスｃｒｔ | |
| JPH04128871A (ja) | 蛍光表示装置 | |
| JP2567144B2 (ja) | 蛍光表示装置 | |
| JPH08138590A (ja) | 螢光表示管 | |
| JPS6241340Y2 (ja) | ||
| JP3136550B2 (ja) | 蛍光表示装置 | |
| KR20030093180A (ko) | 전계 방출 디스플레이 | |
| JPH04315762A (ja) | 発光素子 | |
| JPS6039759A (ja) | 光源用陰極線管 |