KR20030093180A - 전계 방출 디스플레이 - Google Patents

전계 방출 디스플레이 Download PDF

Info

Publication number
KR20030093180A
KR20030093180A KR10-2003-7003466A KR20037003466A KR20030093180A KR 20030093180 A KR20030093180 A KR 20030093180A KR 20037003466 A KR20037003466 A KR 20037003466A KR 20030093180 A KR20030093180 A KR 20030093180A
Authority
KR
South Korea
Prior art keywords
conductor
column
conductors
row
column conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR10-2003-7003466A
Other languages
English (en)
Other versions
KR100813820B1 (ko
Inventor
스미스로버트티.
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20030093180A publication Critical patent/KR20030093180A/ko
Application granted granted Critical
Publication of KR100813820B1 publication Critical patent/KR100813820B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

전자 방출 구조들(64)이 배치되는 복수의 컬럼 도체들(57, 59)을 갖는 전계 방출 디스플레이(50)에서 인접하는 컬럼 도체들 사이의 크로스토크를 감소시키기 위한 방법 및 구조가 개시된다. 전계 방출 디스플레이(50)는 또한 복수의 로우 도체들(67, 68)을 포함한다. 필드 종료 구조(58)는 인접하는 컬럼 도체들 사이에 형성된다. 필드 종료 구조(58)는 스위칭 컬럼 도체에 의해서 생성되는 전압 글리치를 감쇄하여, 전압 글리치가 인접하는 비스위칭 컬럼 도체들에 영향을 주지 않게 한다.

Description

전계 방출 디스플레이{Field emission display}
전계 방출 디스플레이들(FED's)은 이 기술분야에서 공지되어 있다. 전계 방출 디스플레이는 박형 엔벨로프(thin envelope)를 정의하는 애노드 판 및 캐소드 판을 포함한다. 캐소드 판은 컬럼 도체들 및 로우 도체들의 매트릭스를 포함하며, 이는 스핀트 팁(Spindt tip)들과 같은 전자 방출 구조들로부터 전자가 방출되게 하는데 이용된다. FED들은 전자 방출 전류를 제어하기 위해서 전자 방출 구조들과 캐소드 판 사이에 안정 저항기(ballast resistor)들을 더 포함한다. 원하는 FED 구성요소들에 부가하여, 기생 프린지 커패시턴스(parasitic fringe capacitance)가 인접 컬럼 도체들 사이에 형성된다. 이들 기생 프린지 커패시턴스들은 컬럼 도체들중 한 도체가 높은 임피던스 상태로부터 높은 전압 상태로 스위칭될 때 인접 컬럼 도체들 사이의 크로스토크를 허용한다. 크로스토크는 높은 임피던스 상태에서 유지되는 컬럼 도체상의 글리치(glitch)를 발생시킬 수 있고, 글리치는 전계 방출 디스플레이 상에 표시되는 화상에 나타나는 에러를 도입한다.
따라서, 전계 방출 디스플레이에서 인접 컬럼 커패시턴스를 제어하기 위한 방법 및 수단에 대한 필요성이 존재하는데, 이는 이들 단점들중 적어도 몇몇을 극복한다.
관련 출원들의 교차 참조
본 발명은 Rebert T. Smith의 대리인 관리 번호가 FD20024호인 "전계 방출 디스플레이 및 방법(FIELD EMISSION DISPLAY AND METHOD)"으로 명명된 미국 특허 출원에 관련되며, 이 출원은 본원에 참조로서 통합되어 있다.
본 발명은 일반적으로 전계 방출 디스플레이들에 관한 것으로, 특히, 전계 방출 디스플레이들에서 방출 전류를 제어하기 위한 방법들 및 회로들에 관한 것이다.
도 1은 종래 기술의 전계 방출 디스플레이의 회로 표현을 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 전계 방출 디스플레이(FED)의 부분적으로 절단된 등각 투상도(isometric view)이며 회로 개략도인 도면.
도 3은 본 발명의 일 실시예에 따른 전계 방출 디스플레이의 회로 표현도.
예시의 간단함과 명료함을 위해서, 도면들의 요소들은 반드시 스케일링되어 그려진 것은 아니며, 상이한 도면들에서의 동일한 참조 번호들은 동일한 요소들을 표기한다.
일반적으로, 본 발명은 전계 방출 디스플레이(FED)의 인접 컬럼들 사이의 크로스토크를 감소시키기 위한 방법 및 전계 방출 디스플레이에 대한 것이다. 이 방법은 스위칭 컬럼 도체들이 비스위칭 컬럼 도체들과 간섭하지 않도록 인접 컬럼 도체들 사이의 프린징 필드들(fringing fields)을 종료하는 단계를 포함한다.
도 1은 종래 기술의 전계 방출 디스플레이(10)의 회로 표현도이다. 도 1은 로우 도체(13) 및 서브-화소 커패시턴스들(22 및 23)을 통해서 각각의 컬럼 도체(11 및 12)에 결합되는 로우 도체 구동기 회로(19)를 도시한다. 서브-화소 커패시턴스(22)는 전자 방출 구조(25)에 접속되고, 또한 안정 저항기(24)를 통해서 컬럼 도체 구동기 회로(17)의 출력 단자에 접속된다. 컬럼 도체 구동기 회로(17)의 출력은 또한 등가 안정 저항기(26) 및 등가 커패시턴스(27)를 통해서 로우 도체(14)에 결합된다. 로우 도체 구동기 회로(20)는 로우 도체(14)에 접속된다.
서브-화소 커패시턴스(23)는 전자 방출 구조(32)에 접속되고, 또한 안정 저항기(31)를 통해서 컬럼 도체 구동기 회로(18)의 출력 단자에 접속된다. 컬럼 도체 구동기 회로(18)의 출력은 또한 등가 안정 저항기(33) 및 등가 커패시턴스(34)를 통해서 로우 도체(14)에 결합된다.
단지 두개의 로우 도체들 및 두개의 컬럼 도체들이 도 1에 도시되지만, 통상적인 FED에서 로우 도체들 및 컬럼 도체들이 통상적으로 둘이상 있다는 점이 이해되어야 한다. 본 발명을 서술하는 것을 용이하게 하기 위해서, 로우 도체들의 n개의 로우들이 있다고 가정되며, 여기서 n은 정수이다. 저항기들(26 및 33)은 (n-1)개의 안정 저항기들을 나타내는 집중(lumped) 회로 모델을 나타내며, 커패시턴스들 (27 및 34)은 (n-1)개의 서브-화소 커패시턴스들을 나타낸다. 마찬가지로, 전자 방출 구조(25)는 컬럼 도체(11) 및 로우 도체(13)와 연관된 전자 방출 구조들을 나타내며, 전자 방출 구조(32)는 컬럼 도체(12) 및 로우 도체(13)와 연관된 전자 방출 구조를 나타낸다. 로우 도체(14)는 전계 방출 디스플레이(10)의 (n-1)개의 로우 도체들을 나타내며, 여기서 로우 도체(13)는 전계 방출 디스플레이(10)의 단일 로우 도체를 나타낸다. 따라서, 커패시턴스들(27 및 34)은 유효 커패시턴스를 나타내고, 저항기들(26 및 33)은 유효 안정 저항을 나타낸다. 유효 커패시턴스들과 유효 저항들의 값들은 다음과 같이 주어진다.
C27= (n-1)*C22
R26= 1/(n-1)*R24
여기서
C27은 활성화되지 않은 컬럼 도체(11)에 결합되는 (n-1)개의 로우 도체들과 연관된 집중 커패시턴스를 나타내고,
C22는 컬럼 도체(11)에 결합된 단일의 활성화된 로우 도체와 연관된 커패시턴스를 나타내고,
R26은 활성화되지 않은 컬럼 도체(11)에 결합된 (n-1)개의 로우 도체들과 연관된 집중 안정 저항을 나타내고,
R24는 컬럼 도체(11)에 결합된 단일의 활성화된 로우 도체와 연관된 안정 저항을 나타내고,
n은 FED의 로우 도체들의 수이다.
각각의 컬럼 도체는 유사한 유효 커패시턴스 및 이와 연관된 유효 안정 저항을 가지는 점이 이해되어야 한다. 예를 들어, 로우 도체(13)를 제외한 모든 것이활성화되지 않을 때 컬럼 도체(12)와 연관된 유효 안정 저항 및 유효 커패시턴스는 다음과 같이 주어진다.
C34= (n-1)*C23
R33= 1/(n-1)*R31
여기서
C34는 활성화되지 않은 컬럼 도체(12)에 결합된 (n-1)개의 로우 도체들과 연관된 집중 커패시턴스를 나타내고,
C23은 컬럼 도체(12)에 결합된 단일의 활성화된 로우 도체와 연관된 커패시턴스를 나타내고,
R33은 활성화되지 않은 컬럼 도체(12)에 결합된 (n-1)개의 로우 도체들과 연관된 집중 안정 저항을 나타내고,
R31은 컬럼 도체(12)에 결합된 단일의 활성화된 로우 도체와 연관된 안정 저항을 나타내고,
n은 FED의 로우 도체들의 수이다.
컬럼 도체(11)는 기생 프린지 커패시턴스(parasitic fringe capacitance) (35)를 통해서 컬럼 도체(12)에 결합된다. 커패시턴스(35)는 높은 임피던스 상태에 있는 것으로부터 높은 전압의 상태로 스위칭하는 컬럼 도체 사이의 크로스토크를 결합시킨다. 예를 들면, 서브-화소들(36 및 37)이 모두 "온" 이면, 즉, 전류를 방출하면, 컬럼 구동기 회로들(17 및 18)은 높은 임피던스 상태에 있으며 로우 도체 구동기 회로(19)는 높은 출력 상태에 있게 된다. 커패시턴스들(27 및 34)은 각각의 서브-화소들(36 및 37)에 의해 방출되는 전류들에 의해서 정의되는 속도들로 충전된다. 서브-화소(36)가 충분한 전하를 방출하였으면, 컬럼 도체 구동기 회로 (17)는 높은 전압(VCOL)으로 스위칭하여, 서브-화소(36)를 턴 오프한다. 서브-화소(37)가 아직 충분한 전하를 방출하지 않았으면, 컬럼 도체 구동기 회로(18)는 높은 임피던스 상태로 유지된다. 그러나, 전압 글리치는 컬럼 도체 구동기 회로(17)의 스위칭에 의해서 컬럼 도체(12)상에서 생성될 수 있다.
전압 글리치(VGLI)의 크기는 다음과 같이 근사된다.
여기서
VCOL는 컬럼 스위칭 전압이고,
C35는 커패시턴스(35)의 커패시턴스 값이고,
C34는 커패시턴스(34)의 커패시턴스 값이다.
글리치가 너무 크면, 이는 FED(10)의 디스플레이의 품질을 저하시킬 것이다.
도 2는 본 발명의 일 실시예에 따른 전계 방출 디스플레이(FED)(50)의 부분적으로 절단된 등각 투상도이며 회로 개략도인 도면이다. FED(50)는 FED 디바이스 (56) 및 방출 전류를 제어하기 위한 제어 회로(52)를 포함한다.
FED 디바이스(51)는 캐소드 판(53) 및 애노드 판(54)을 포함한다. 캐소드 판(53)은 기판(56)을 포함하는데, 이는 유리, 실리콘 등으로 이루어질 수 있다. 제 1 컬럼 도체(57) 및 제 2 컬럼 도체(59)는 기판(56) 상에 배치된다. 필드 종료 구조(field termination structure)(58)가 기판(56) 상에 배치되는데, 여기서 필드 종료 구조(58)는 컬럼 도체들(57 및 59) 사이에 이격되어 배치된다. 유전체 층(61)은 컬럼 도체들(57 및 59)과 종료 구조(58)상에 배치된다. 유전체 층(61)은 복수의 웰(well)(62)들을 더 정의한다.
예를 들어, 스핀트 팁과 같은 전자 방출 구조(64)가 각각의 웰(62)에 배치된다. 로우 도체들(67 및 69)은 유전체 층(61)상에 형성된다. 로우 도체들(67 및 69)은 이격되어 배치되며, 전자 방출 구조들(64)에 가까이 배치된다. 로우 도체들(67 및 69)은 복수의 개구들(60)을 포함하는데, 개구들은 대응하는 웰들(62) 및 전자 방출 구조들(64)과 협력하여 전류 방출 영역들(71)을 형성한다. 컬럼 도체들(57 및 59) 및 로우 도체들(67 및 69)은 전자 방출 구조들(64)을 선택적으로 어드레스하는데 사용된다.
이해를 돕기 위해서, 도 2는 단일 필드 종료 구조에서 단지 두개의 컬럼 및 로우 도체들을 도시한다. 그러나, 임의의 수의 컬럼 및 로우 도체들이 채용될 수 있다는 점을 이해하는 것을 바란다. 그러나, 컬럼 종료 구조는 바람직하게는 각 세트의 인접 컬럼 도체들 사이에 형성된다. FED 디바이스에 대한 로우 도체들의 예시적인 수는 240이며, 컬럼 도체들의 예시적인 수는 960이다. 매트릭스-어드레스가 가능한(Matrix-addressable) 전계 방출 디스플레이들용 캐소드 판들을 제조하기 위한 방법들이 이 기술분야에서 통상의 지식을 가진 자에게 공지되어 있다.
애노드 판(54)은 방출 전류(72)를 수용하도록 배치되는데, 방출 전류(72)는 전자 방출 구조들(64)에 의해서 방출되는 전자들에 의해서 정의된다. 애노드 판(54)은 예를 들어 유리로 된 투명 기판(73)을 포함한다. 애노드(74)는 투명 기판(73)상에 배치된다. 애노드(74)는 바람직하게는 인듐 주석 산화물과 같은, 투명 도전성 물질로 제조된다. 바람직한 실시예에서, 애노드(74)는 캐소드 판(53)의 전체 방출 영역에 대향하는 연속적인 층이다. 즉, 애노드(74)는 바람직하게는 전자 방출 구조들 (64) 전체에 대향한다.
복수의 형광체들(76)이 애노드(74)상에 배치된다. 형광체들(76)은 캐소드 발광(cathodoluminescent)한다. 따라서, 형광체들(76)은 방출 전류(72)에 의한 활성화시에 광을 방출한다. 매트릭스-어드레스가능한 전계 방출 디스플레이들용 애노드 판들을 제조하는 방법들은 종래 기술에서 통상의 지식을 가진 자에게 공지되어 있다.
본 발명의 일 실시예에 따라서, 제어 회로(52)는 로우 도체 구동기 회로들 (77 및 78)과 컬럼 도체 구동기 회로들(87 및 88)을 포함한다. 로우 도체 구동기 회로들(77 및 78)은 로우 도체들(67 및 69)에 각각 결합되며, 컬럼 도체 구동기 회로들(87 및 88)는 컬럼 도체들(57 및 59)에 각각 결합된다.
종료 구조(58)는 전압 V1을 수신하기 위해 결합된다. 바람직하게는, 전압 (V1)은 제로 볼트 또는 접지 전위이다.
도 3은 FED(50)의 캐소드 판(53)의 개략적인 도면이다. 도 3에 도시된 것은 컬럼 도체들(57 및 59), 컬럼 도체 구동기 회로들(87 및 88), 로우 도체들(67 및 69), 및 로우 도체 구동기 회로들(77, 78)의 개략적인 표현이다. 단지 두개의 로우 도체 구동기 회로들 및 두개의 컬럼 도체 구동기 회로들 ━ 각각의 로우 도체는 로우 도체 구동기 회로에 의해서 구동되며 각각의 컬럼 도체는 컬럼 도체 구동기 회로에 의해서 구동됨 ━ 만이 도시되었지만, 이는 본 발명을 제한하는 것이 아님이 이해되어야 한다.
컬럼 도체들(57 및 59) 사이에 필드 종료 구조(58)가 있는데, 이 구조는 고유 커패시턴스들(86 및 89)을 포함하고, 여기서 커패시턴스(86)는 전압원(V1) 및 로우 도체(67) 사이에 결합되며, 커패시턴스(89)는 전압원(V1)과 로우 도체(69) 사이에 결합된다. 바람직하게는, 전압(V1)은 접지 전위에서 동작한다.
도 3은 FED(50)의 각각의 로우 및 컬럼 도체와 연관된 전자 방출 구조들, 서브-화소 커패시턴스들, 및 안정 저항기들을 도시한다. 특히, 서브-화소 커패시턴스 (91), 서브-화소 안정 저항기(92), 및 서브-화소(90)와 연관된 전자 방출 구조 (64(67,57))가 로우 도체(67) 및 컬럼 도체(57)에 결합되는 것으로 도시된다. 전자 방출 구조(64(67, 57))는 서브-화소(90)와 연관된 모든 전자 방출 구조들을 나타내는 집중 모델 요소로서 도시된다.
서브-화소(97)와 연관된 서브-화소 커패시턴스(93), 서브-화소 안정 저항기(94), 및 전자 방출 구조(64(68,57))는 로우 도체(69) 및 컬럼 도체(57)에 결합되는 것으로 도시된다. 전자 방출 구조(64(68,57))는 서브-화소(97)와 연관된 모든 전자 방출 구조들을 나타내는 집중 모델 요소로서 도시된다.
서브-화소(100)와 연관된 서브-화소 커패시턴스(101), 서브-화소 안정 저항기(102), 및 전자 방출 구조(64(67,59))는 로우 도체(67) 및 컬럼 도체(59)에 결합되는 것으로 도시된다. 전자 방출 구조(64(67,59))는 서브-화소(100)와 연관된 모든 전자 방출 구조들을 나타내는 집중 모델 요소로서 도시된다.
서브-화소(107)와 연관된 서브-화소 커패시턴스(103), 서브-화소 안정 저항기(104), 및 전자 방출 구조(64(68, 59))는 로우 도체(69) 및 컬럼 도체(59)에 결합되는 것으로 도시된다. 전자 방출 구조(64(68, 59))는 서브-화소(107)와 연관되는 모든 전자 방출 구조들을 나타내는 집중 모델 요소로서 도시된다.
컬럼 도체(57)는 기생 커패시턴스(111)에 의해서 필드 종료 구조(58)에 결합된다. 마찬가지로, 컬럼 도체(59)는 기생 커패시턴스(112)에 의해서 필드 종료 구조(58)에 결합된다.
동작시에, 로우 도체 구동기 회로(77)가 높은 전압, 예를들면, 80 볼트를 출력하고, 로우 도체 구동기 회로(78)는 낮은 전압, 예를들면, 0 볼트를 출력하여, 서브-화소들(90 및 100)의 활성화를 허용한다고 가정하며, 또한 인접 컬럼 도체들이 비스위칭 상태에 있다고 가정한다. 컬럼 도체 구동기 회로(87)가 높은 임피던스상태에서 "오프" 또는 높은 전압 상태로 변화하고, 컬럼 도체 구동기 회로(88)가 상태를 변화하지 않을 때, 전압 글리치는 스위칭 컬럼 도체(57)에 의해 생성되지는 않는데, 컬럼간 커패시턴스가 필드 종료 구조(58)의 존재로 인해서 무시할 정도로 작기 때문이다.
이제는, 전계 방출 디스플레이에서 인접 컬럼 도체들 사이의 크로스토크를 감소시키는 구조 및 방법이 제공되었음이 인식되어야 한다. 이러한 구조는 스위칭 컬럼 도체로부터 발생된 전기장을 종료하는, 인접 컬럼 도체들 사이의 필드 종료 구조를 포함한다.
본 발명의 특정 실시예들이 도시 및 설명되었으나, 당업자에게는 다른 수정들 및 개선들이 발생할 것이다. 본 발명은 도시된 특정 형태에 한정되지 않으며 첨부된 청구범위는 본 발명의 사상 및 범위에서 벗어나지 않는 모든 수정들을 커버하는 것으로 의도된다.

Claims (9)

  1. 전자 방출 구조들이 배치되는 제 1 및 제 2 컬럼 도체들과, 내부에 형성된 개구들을 가지는 복수의 로우 도체들을 갖는 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크를 감소시키는 방법으로서, 상기 복수의 컬럼 도체들 및 상기 복수의 로우 도체들은 서브-화소들을 형성하도록 협력하는 상기 크로스토크 감소 방법에 있어서,
    방출 전류를 정의하도록, 상기 제 1 및 제 2 컬럼 도체들 상에 배치된 상기 전자 방출 구조들의 일부로 하여금 전자들을 방출하도록 하는 단계와,
    상기 제 1 컬럼 도체와 연관된 상기 전자 방출 구조들이 제 1 동작 상태에서 제 2 동작 상태로 스위칭될 때 생성되는 전기장을 종료하는 단계로서, 상기 전기장은 상기 제 1 및 제 2 컬럼 도체들 사이에 이격되어 배치된 위치에서 종료되는 상기 전기장 종료 단계를 포함하는, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  2. 제 1 항에 있어서,
    상기 전자 방출 구조들의 일부가 전자들을 방출하도록 하는 단계는 로우 선택 전압을 상기 복수의 로우 도체들 중 한 로우 도체에 인가하는 단계를 포함하는, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  3. 제 1 항에 있어서,
    상기 전자 방출 구조들의 일부가 전자들을 방출하도록 하는 단계는 컬럼 선택 전압을 상기 복수의 컬럼 도체들 중 한 컬럼 도체에 인가하는 단계를 포함하는, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  4. 제 1 항에 있어서,
    3중-상태 구동기(tri-state driver)를 포함하는 컬럼 도체 구동기 회로를 상기 복수의 컬럼 도체들 중 한 컬럼 도체에 결합시키는 단계를 더 포함하는, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 컬럼 도체들 사이의 이격되어 배치된 종료 전극 (terminating electrode)을 형성하는 단계를 더 포함하는, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  6. 제 5 항에 있어서,
    상기 종료 전극을 제 1 기준 전압에 결합시키는 단계를 더 포함하는, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  7. 제 6 항에 있어서,
    상기 제 1 기준 전압은 접지 전위인, 전계 방출 디스플레이의 컬럼 도체들 사이의 크로스토크 감소 방법.
  8. 서로 이격되어 배치된 제 1 및 제 2 컬럼 도체들, 적어도 하나의 로우 도체, 및 상기 제 1 및 제 2 컬럼 도체들 상에 배치된 전자 방출 구조들을 갖는 전계 방출 디스플레이에서 크로스토크를 감소시키는 방법에 있어서,
    방출 전류를 정의하도록, 상기 제 1 및 제 2 컬럼 도체들 상에 배치된 복수의 전자 방출 구조들로 하여금 전자들을 방출하도록 하는 단계와,
    상기 제 1 컬럼 도체로부터 상기 방출 전류를 턴 오프하는 단계로서, 스위칭 필드는 상기 제 1 컬럼 도체의 방출 전류가 턴 오프될 때 존재하는, 상기 방출 전류 턴 오프 단계와,
    상기 제 1 컬럼 도체로부터의 방출 전류가 턴 오프될 때, 상기 스위칭 필드가 상기 제 2 컬럼 도체로부터의 상기 방출 전류를 변경하지 않도록 하는 단계를 포함하는, 전계 방출 디스플레이에서의 크로스토크 감소 방법.
  9. 크로스토크에 대해 개선된 내성(immunity)을 갖는 전계 방출 디스플레이로서,
    제 1 도체와,
    상기 제 1 도체에 결합된 제 1 도체 구동기 회로와,
    상기 제 1 도체로부터 이격되어 배치되며 제 1 커패시턴스를 통해서 상기 제1 도체에 결합되는 제 2 도체와,
    상기 제 2 도체에 결합된 제 2 도체 구동기 회로와,
    상기 제 1 및 제 2 도체들 사이에 이격되어 배치된 필드 종료 구조와,
    제 2 및 제 3 커패시턴스들을 통해서 상기 제 1 및 제 2 도체들에 결합된 제 3 도체와,
    상기 제 3 도체에 결합된 제 3 도체 구동기 회로와,
    상기 제 1 도체 상에 배치된 복수의 전자 방출 구조들을 포함하는, 전계 방출 디스플레이.
KR1020037003466A 2000-09-08 2001-07-26 전계 방출 디스플레이 Expired - Fee Related KR100813820B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/657,955 2000-09-08
US09/657,955 US6542136B1 (en) 2000-09-08 2000-09-08 Means for reducing crosstalk in a field emission display and structure therefor
PCT/US2001/023409 WO2002021493A1 (en) 2000-09-08 2001-07-26 Field emission display

Publications (2)

Publication Number Publication Date
KR20030093180A true KR20030093180A (ko) 2003-12-06
KR100813820B1 KR100813820B1 (ko) 2008-03-17

Family

ID=24639311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003466A Expired - Fee Related KR100813820B1 (ko) 2000-09-08 2001-07-26 전계 방출 디스플레이

Country Status (7)

Country Link
US (1) US6542136B1 (ko)
JP (1) JP2004511005A (ko)
KR (1) KR100813820B1 (ko)
CN (1) CN1248181C (ko)
AU (1) AU2001282969A1 (ko)
TW (1) TW512382B (ko)
WO (1) WO2002021493A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600464B1 (en) * 2000-09-08 2003-07-29 Motorola, Inc. Method for reducing cross-talk in a field emission display
US7158102B2 (en) * 2002-04-26 2007-01-02 Candescent Technologies Corporation System and method for recalibrating flat panel field emission displays
JP4184334B2 (ja) 2003-12-17 2008-11-19 シャープ株式会社 表示装置の駆動方法、表示装置、およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632436B1 (fr) 1988-06-01 1991-02-15 Commissariat Energie Atomique Procede d'adressage d'un ecran matriciel fluorescent a micropointes
FR2633764B1 (fr) 1988-06-29 1991-02-15 Commissariat Energie Atomique Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris
JPH04221990A (ja) * 1990-12-25 1992-08-12 Sony Corp 画像表示装置
DE69217829T2 (de) * 1991-11-08 1997-06-12 Fujitsu Ltd Feldemissionsanordnung und Reinigungsverfahren dafür
KR0156032B1 (ko) 1993-05-28 1998-10-15 호소야 레이지 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로
KR0139140B1 (ko) * 1994-10-26 1998-05-15 배순훈 데이타 입력 음성 안내회로(Informing apparatus which inform the order of operation using voice sound)
US5742267A (en) 1996-01-05 1998-04-21 Micron Display Technology, Inc. Capacitive charge driver circuit for flat panel display
US6069597A (en) 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device
FR2769114B1 (fr) 1997-09-30 1999-12-17 Pixtech Sa Simplification de l'adressage d'un ecran a micropointes
US6031344A (en) 1998-03-24 2000-02-29 Motorola, Inc. Method for driving a field emission display including feedback control
US6060840A (en) 1999-02-19 2000-05-09 Motorola, Inc. Method and control circuit for controlling an emission current in a field emission display

Also Published As

Publication number Publication date
CN1248181C (zh) 2006-03-29
TW512382B (en) 2002-12-01
KR100813820B1 (ko) 2008-03-17
JP2004511005A (ja) 2004-04-08
AU2001282969A1 (en) 2002-03-22
US6542136B1 (en) 2003-04-01
CN1476595A (zh) 2004-02-18
WO2002021493A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
US6940231B2 (en) Apparatuses for providing uniform electron beams from field emission displays
EP0971386B1 (en) Triode structure flat panel display employing flat field emission cathodes
EP0854493B1 (en) Cathode for display device
US5616991A (en) Flat panel display in which low-voltage row and column address signals control a much higher pixel activation voltage
KR100813820B1 (ko) 전계 방출 디스플레이
JP3540502B2 (ja) フラットディスプレイスクリーンのアノード
WO2004068455A2 (en) Line patterned gate structure for a field emission display
KR100319453B1 (ko) 2극형 전계 에미터를 가진 전계 방출 디스플레이
JP4714953B2 (ja) 平面型表示装置
US6600464B1 (en) Method for reducing cross-talk in a field emission display
US6172455B1 (en) Flat display screen including a cathode having electron emission microtips associated with a grid for extracting electrons from the microtips
US6586889B1 (en) MEMS field emission device
KR100284539B1 (ko) 평면 전계 방출형 평판 표시장치
KR100422371B1 (ko) 전계 방출 디스플레이 장치
KR100517821B1 (ko) 게이트 판을 구비하는 전계 방출 디스플레이
KR100448589B1 (ko) 수집된 전자 전류가 입력 제어 전압에 선형 변화를 하도록 전자에미터로의 제어 신호를 조절하는 디바이스
US20060238106A1 (en) Electron emission display
US5698933A (en) Field emission device current control apparatus and method
US6713970B2 (en) Flat display screen with an addressing memory
KR20060029077A (ko) 전자방출 표시장치용 화소 구조 및 이를 이용한 전자방출표시장치
JPS61135031A (ja) 螢光表示管

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20030308

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060413

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080311

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee