KR100422371B1 - 전계 방출 디스플레이 장치 - Google Patents

전계 방출 디스플레이 장치 Download PDF

Info

Publication number
KR100422371B1
KR100422371B1 KR10-2001-0030447A KR20010030447A KR100422371B1 KR 100422371 B1 KR100422371 B1 KR 100422371B1 KR 20010030447 A KR20010030447 A KR 20010030447A KR 100422371 B1 KR100422371 B1 KR 100422371B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate
field emission
drain
Prior art date
Application number
KR10-2001-0030447A
Other languages
English (en)
Other versions
KR20020091620A (ko
Inventor
송윤호
김홍주
이진호
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0030447A priority Critical patent/KR100422371B1/ko
Publication of KR20020091620A publication Critical patent/KR20020091620A/ko
Application granted granted Critical
Publication of KR100422371B1 publication Critical patent/KR100422371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/26—Sealing together parts of vessels
    • H01J9/261—Sealing together parts of vessels the vessel being for a flat panel display

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 능동-구동 다이오드형 전계 이미터를 가진 전계 방출 디스플레이 장치에 관한 것이다.
서로 평행하게 진공 패키징된 상판과 하판을 구비한 전계 방출 디스플레이 장치에 있어서, 상기 하판은, 절연성 기판의 일부 위에 형성된 박막 트랜지스터의 채널과, 채널의 양끝 영역에 형성된 소스 및 드레인, 채널/소스/드레인 및 절연성 기판 위에 형성된 게이트 절연막, 게이트 절연막의 일부 위에 형성된 박막 트랜지스터의 게이트, 박막 트랜지스터의 게이트 및 게이트 절연막 위에 형성된 층간 절연막, 층간 절연막의 일부 위에 형성된 드레인 전극, 드레인 전극의 일부 위에 형성된 막형의 전계 이미터를 포함한다. 또한, 상기 상판은, 절연성 기판의 일부 위에 형성된 투명 전극과 투명 전극의 일부 위에 형성된 적/녹/청색의 형광체를 포함한다. 한편, 상기 박막 트랜지스터의 게이트와 드레인이 수직적으로 중첩되지 않는 오프셋(off-set) 영역을 포함한다.

Description

전계 방출 디스플레이 장치 {Field Emission Display Device}
본 발명은 전계 방출 디스플레이 장치에 관한 것으로서, 보다 상세하게 설명하면, 드레인 전극이 오프셋(off-set) 영역의 일부 또는 전부와 중첩되는 박막 트랜지스터와 막 형태의 전계 이미터를 포함하는 전계 방출 디스플레이 장치에 관한 것이다.
전계 방출 디스플레이 장치에서의 하판의 핵심 구성 요소인 전계 이미터(Field Emitter)는 일반적으로 소자 구조, 이미터 구성 물질, 이미터의 모양에 따라 전계 방출 효율이 크게 달라진다. 소자의 구조는 크게 캐소드(또는 이미터)와 애노드로 구성된 이극형(diode)과, 캐소드, 게이트, 애노드로 구성된 삼극형(triode)으로 분류된다. 이미터의 구성 물질로는 주로 금속, 실리콘, 다이아몬드, 다이아몬드상 카본(diamond-like carbon), 탄소 나노튜브(carbon nanotue) 등이 사용되는데, 일반적으로, 금속과 실리콘은 3극형 구조로 제작되며, 다이아몬드, 다이아몬드상 카본, 탄소 나노튜브 등은 2극형 구조로 제작된다. 이때, 이극형 전계 이미터는 삼극형에 비해 전자 방출의 제어성 및 저전압 구동 측면이 부족하긴 하지만, 제작 공정이 비교적 간단하여 대면적화가 매우 쉽다는 장점이 있다.
마지막으로, 전계 방출 디스플레이 장치는 행렬(matrix) 형태로 배열되어 있는 하판의 픽셀 구성에 따라, 단순 매트릭스형 패널과 능동(active) 매트릭스형 패널로 분류된다. 단순 매트릭스형 전계 방출 디스플레이 장치는 하판의 각 도트 픽셀(dot pixel)이 전계 이미터 어레이(array)만으로 구성되는 반면, 액티브형 매트릭스 전계 방출 디스플레이 장치는 하판의 각 도트 픽셀이 전계 이미터 어레이와 전계 이미터 어레이의 전계 방출 전류를 제어하는 반도체 소자(주로 트랜지스터)로 구성된다.
이와 같은 기본적인 원리 및 특징을 기반으로 한, 전계 방출 디스플레이 장치에 대해 알아보면 다음과 같다. 도 1 내지 도 3은 종래 기술에 따른 전계 방출 디스플레이 장치에서의 한 개의 도트 픽셀 구성을 도시한 도면이다.
먼저, 도 1은 종래 기술에 따른 삼극형 전계 방출 소자로 구성된 단순 매트릭스 전계 방출 디스플레이 장치에서의 한 개의 도트 픽셀 구성을 도시한 도면으로서, 서로 평행하게 진공 패키징된 상판과 하판이 마주보는 것을 특징으로 한다.
이와 같은 특징을 포함하는 단순 매트릭스 전계 방출 디스플레이 장치 내의 구조적인 특징에 대해, 한 개의 도트 픽셀을 위주로 하여 언급하면 다음과 같다.
참고적으로, 전계 방출 디스플레이 장치내의 상판과 하판은 아래와 같은 구조를 특징으로 하는 픽셀들이 행렬 형태로 배열되어 있다.
하판은, 유리기판(101) 상에, 금속으로 이루어진 캐소드 전극(102)과 상기 캐소드 전극(102)상에 도핑된 비정질 실리콘으로 이루어진 저항층(103), 저항층(103)의 일부 위에 금속(주로 몰리브덴)으로 이루어진 원추형의 전계 방출 팁(104), 전계 방출 팁(104)에 전기장을 인가하기 위한 게이트 절연막(105) 및 게이트 전극 (106)을 포함하는 반면, 상판은, 유리기판(121)과 유리기판(121) 상에 형성된 투명 전극(122), 상기 투명 전극(122)의 일부 위에 형성된 적색(red), 녹색(green), 청색(blue) 형광체(123)를 포함한다.
하지만, 이와 같은 특징의 단순 매트릭스 전계 방출 디스플레이는 비교적 낮은 전압(통상 80 V)에서도 신뢰성 있는 전계 방출을 유도할 수는 있으나, 전계 방출 팁을 대면적으로 제작하기에는 그 한계가 있을 뿐만 아니라, 전계 방출 전압이 여전히 높다는 단점이 있다.
도 2는 종래 기술에 따른 이극형 전계 방출 소자로 구성된 단순 매트릭스 전계 방출 디스플레이에서의 한 개의 도트 픽셀 구성을 도시한 도면으로서, 서로 평행하게 진공 패키징된 상판과 하판이 서로 마주보는 것을 특징으로 한다.
이와 같은 특징의 이극형 전계 방출 소자로 구성된 단순 매트릭스 전계 방출 디스플레이의 구조적인 특징에 대해 언급하면 다음과 같다.
하판은, 유리기판(201) 상에 금속으로 이루어진 캐소드 전극(202)과 상기 캐소드 전극(202) 상에 도핑된 비정질 실리콘으로 이루어진 저항층(203), 상기 저항층(203)의 일부 위에 탄소 나노튜브 등으로 이루어진 이극형 전계 방출막(fieldemission film, 204)을 포함하는 반면, 상판은, 유리기판(221)과 유리기판(221) 상에 형성된 투명전극(222), 상기 투명전극(222) 일부 위에 형성된 적색, 녹색, 청색의 형광체(223)를 포함한다.
이와 같은 구조를 특징으로 하는 전계 방출 디스플레이는 구조가 간단하며 제작공정이 용이한 장점을 가지나, 전계 방출 전압이 매우 높을 뿐만 아니라, 전자 방출 특성이 불안정하고 균일성과 신뢰성이 떨어지는 단점이 있다.
도 3은 이극형 전계 방출 소자와 다결정 실리콘 박막 트랜지스터로 구성된 종래 기술에 따른 액티브 매트릭스 전계 방출 디스플레이에서의 한 개의 도트 픽셀 구성을 도시한 도면으로서, 서로 평행하게 진공 패키징된 상판과 하판이 서로 마주보는 것을 특징으로 한다.
이와 같은 특징을 포함하는 액티브 매트릭스 전계 방출 디스플레이의 구조적인 특징에 대해 언급하면 다음과 같다.
하판은, 유리기판(301) 상에 도핑되지 않은 다결정 실리콘으로 이루어진 박막 트랜지스터의 채널(302)과 박막 트랜지스터 채널(302)의 양측면에 도핑된 다결정 실리콘으로 이루어진 소스(303) 및 드레인(304), 박막 트랜지스터의 채널(302), 소스(303) 및 드레인(304)상에 산화막 등으로 이루어진 게이트 절연막(305), 게이트 절연막(305)의 일부 위에, 소스(303)의 일부 및 채널(302)의 일부와 수직적으로 중첩되나, 드레인(304)과는 중첩되지 않는 제 1 게이트(306), 제 1 게이트(306) 상에 산화막 등으로 이루어진 층간 절연막(307), 층간 절연막(307)의 일부 위에, 제1 게이트(306)의 일부, 박막 트랜지스터 채널(302)의 일부 및 박막 트랜지스터 드레인(304)의 일부 또는 전부와 수직적으로 중첩되는 제 2 게이트(308), 드레인(304) 상에 있는 게이트 절연막(305)과 층간 절연막(307)의 일부을 제거하여 박막 트랜지스터의 드레인(304)과 전기적으로 접촉되며, 탄소 나노튜브 등으로 이루어진 이극형 전계 방출막(309)을 포함하는 반면, 상판은, 유리기판(321)과 유리기판(321)상에 형성된 투명전극(322), 상기 투명전극(322)의 일부 위에 형성된 적색, 녹색, 청색의 형광체(323)를 포함한다.
위와 같은 구조를 특징으로 하는 전계 방출 디스플레이는 각 도트 픽셀이 다결정 실리콘 박막 트랜지스터에 의해 전기적으로 서로 고립되어 있기 때문에, 디스플레이의 신호 누화(cross-talk)를 크게 억제할 수 있을 뿐만 아니라, 전계 방출 전류를 다결정 실리콘 박막 트랜지스터로 제어하기 때문에 저전압 구동이 가능하며, 매우 안정된 전자 방출을 얻을 수 있는 효과가 있다. 하지만, 박막 트랜지스터 드레인(304)의 일부 또는 전부와 수직적으로 중첩되는 제 2 게이트(308)가 별도로 필요함으로 인해, 제조 공정이 복잡하다는 단점이 있다.
또한, 상기 제 2 게이트(308)는 구조적으로 볼 때, 하판의 전체 도트 픽셀에 공통적으로 연결되어 일정한 전압이 인가(통상 30 V 이상)되는데, 이는 도트 픽셀간 또는 도트 픽셀내의 전극간에 전기적 단락(electrical short)을 유발시켜 전계 방출 디스플레이의 제조 수율을 크게 떨어뜨리는 요인이 될 뿐만 아니라, 전계 방출 막에서 방출된 전자가 상판의 형광체에 도달할 때까지 궤적을 왜곡시킴으로써, 화상에서의 누화를 일으키기 때문에 전계 방출 디스플레이의 특성을 떨어뜨린다.
다른 종래 기술로는, 권리권자가 S.L. Casper, et al.인 [특허명칭 : Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage, 등록번호 : USA 5,616,991, 등록년도 : 1997년]의 특허가 있다. 이는, 3극형 전계 방출 디스플레이의 어드레싱 전압을 낮춤으로써, 전계 방출 디스플레이의 구동 회로를 저전압화한다. 그러나, 3극형 전계 방출 소자의 문제점인 복잡한 제작 공정, 전계 이미터 및 절연막의 파괴현상 등을 그대로 지니고 있다.
또한, 다른 종래 기술로는, 저자가 W.B.Choi, et.al. 인 [논문제목 : A 4.5-in. Fully Sealed Carbon Nanotube-Based Field-Emission Flat-Panel Display, 게재지 : SID '99 Digest, pp 1134-1137, 발표년도 : 1999년]의 논문이 있다. 이는,카본 나노튜브 박막을 이용하여 행열 어드레싱이 가능한 2극형 전계 방출 디스플레이를 구현한다. 하지만, 상판의 애노드가 디스플레이 신호선임과 동시에 전자방출 및 가속 전극의 역할을 수행해야 함으로써, 고전압의 디스플레이 신호가 필요하다. 이로 인해, 고가의 고전압 구동회로가 요구된다는 단점이 있다. 또한, 전계 이미터가 박형으로 구성되어 있기 때문에, 전자 방출 특성이 매우 불안정할 뿐만 아니라, 균일성과 신뢰성이 떨어진다는 단점이 있다.
상기한 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 전계 방출 디스플레이 장치의 하판 도트 픽셀 내부에 오프셋(off-set) 영역을 가진 박막 트랜지스터와 막 형태의 전계 이미터를 포함으로써, 이로 인한 전계 방출 디스플레이 장치의 제조 공정 및 수율, 특성을 크게 향상시키는 전계 방출 디스플레이 장치를 제공하기 위한 것이다.
도 1과 도 2는 종래 기술에 따른 단순 매트릭스 전계 방출 디스플레이어에서의 한 개의 도트 픽셀 구성을 도시한 도면,
도 3은 종래 기술에 따른 액티브 매트릭스 전계 방출 디스플레이어에서의 한 개의 도트 픽셀 구성을 도시한 도면,
도 4는 본 발명의 일 실시예에 따른 전계 방출 디스플레이 장치에서의 한 개의 도트 픽셀 구성을 도시한 도면,
도 5는 도 4에 도시된 본 발명에 따른 전계 방출 디스플레이 장치에서의 구성 요소들간의 배치를 도시한 도면이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
401, 421 : 유리기판 402 : 박막 트랜지스터의 채널
403 : 박막 트랜지스터의 소스 404 : 박막 트랜지스터의 드레인
405 : 박막 트랜지스터의 게이트 절연막
406 : 박막 트랜지스터의 게이트 407 : 층간 절연막
408 : 박막 트랜지스터의 드레인 전극
409 : 버퍼전극 410 : 전계 방출막
411 : 접촉구멍 412 : 스캔 배선
413 : 데이터 배선 422 : 투명전극
423 : RGB 형광체
상기한 목적을 달성하기 위한 본 발명은 서로 평행하게 진공 패키징된 상판과 하판을 구비한 전계 방출 디스플레이 장치에 있어서, 상기 하판은, 절연성 기판의 일부 위에 형성된 박막 트랜지스터의 채널과, 상기 채널의 양끝 영역에 형성된 소스 및 드레인, 상기 채널/소스/드레인 및 상기 절연성 기판 위에 형성된 게이트 절연막, 상기 게이트 절연막의 일부 위에 형성된 박막 트랜지스터의 게이트, 상기 박막 트랜지스터의 게이트 및 상기 게이트 절연막 위에 형성된 층간 절연막, 상기 층간 절연막의 일부 위에 형성된 드레인 전극, 상기 드레인 전극의 일부 위에 형성된 막형의 전계 이미터를 포함하고, 상기 상판은, 절연성 기판의 일부 위에 형성된 투명 전극과 상기 투명 전극의 일부 위에 형성된 적/녹/청색의 형광체를 포함하며, 상기 박막 트랜지스터의 게이트와 상기 드레인이 수직적으로 중첩되지 않는 오프셋(off-set)영역을 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치가 제공된다.
이하 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 전계 방출 디스플레이 장치를 보다 자세하게 알아보기로 한다.
도 4는 본 발명에 따른 전계 방출 디스플레이 장치에서의 한 개의 도트 픽셀 구성을 도시한 도면으로서, 본 발명에 따른 전계 방출 디스플레이 장치는 도 3과 같은 기존의 액티브 매트릭스 전계 방출 디스플레이에 비해, 박막트랜지스터의 게이트(406)와 드레인(404)은 수직적으로 서로 중첩되지 않는 오프셋(off-set)형태로 이루어져 있어 고전압하에서 동작할 수 있도록 하며, 드레인 전극(408)은 층간 절연막(407)을 사이에 두고 오프셋 영역(400)의 일부 또는 전부를 덮는 고전압의 다결정 실리콘 박막 트랜지스터와, 버퍼 전극(409)의 일부 위에 카본 나노튜브, 다이아몬드, 다이아몬드상 카본 등으로 이루어진 이극형 전계 방출막(410)을 포함하는 것을 특징으로 한다.
이와 같은 특징을 포함하는 본 발명에 따른 전계 방출 디스플레이 장치의 구조적인 특징에 대해 알아보면 다음과 같다. 먼저, 하판의 구조적인 특징에 대해 알아본다.
절연성 기판인 유리기판(401)의 일부 위에 도핑되지 않은 다결정 실리콘으로 이루어진 박막 트랜지스터의 채널(402)과 채널(402)의 양측면에 도핑된 다결정 실리콘으로 이루어진 박막 트랜지스터의 소스(403)/드레인(404), 박막 트랜지스터의 채널/소스/드레인을 포함하는 기판 상에 산화막으로 이루어진 게이트 절연막(405), 게이트 절연막(405)의 일부 위에 금속 또는 도핑된 다결정 실리콘으로 이루어진 박막 트랜지스터의 게이트(406)로 이루어진다.
이때, 박막 트랜지스터의 게이트(406)는 소스(403)의 일부 및 채널(402)과 수직적으로는 중첩되나, 박막 트랜지스터의 드레인(404)과는 중첩되지 않는다. 이로 인해, 오프셋 영역(400, 게이트가 드레인과 수직적으로 중첩되지 않은 영역)을 포함하게 된다.
상기 박막 트랜지스터 채널(402), 소스(403), 드레인(404) 및 게이트(406)를 포함한 기판 상에 산화막으로 이루어진 층간 절연막(407)과 층간 절연막(407)의 일부 위에 박막 트랜지스터의 드레인(404)과 전기적으로 연결된 드레인 전극(408), 단, 드레인 전극(408)은, 도시된 바와 같이, 오프셋 영역(400)의 일부 또는 전부를 덮는 구조로서, 금속으로 이루어진다.
상기 박막 트랜지스터의 드레인 전극(408)의 일부 위에 금속 또는 카본을 함유한 혼합체 물질로 이루어진 버퍼 전극(409)과 버퍼 전극(409)의 일부 위에 카본 나노튜브, 다이아몬드, 다이아몬드상 카본 등으로 이루어진 이극형 전계 방출 막(410)을 포함한다.
다음, 상판의 구조적인 특징에 대해 알아보면 다음과 같다.
절연성 기판인 유리기판(421)의 일부 위에 형성된 투명전극(422)과, 상기 투명전극(422)의 일부 위에 형성된 적색/녹색/청색의 형광체(423)를 포함한 도트 픽셀이 행렬 형태로 배열된 구조를 특징으로 한다. 이때, 상판과 하판의 각 도트 픽셀은 서로 일대일 대응이 되도록 정렬되어 진공 패키징된 구조이다.
이와 같은 구조를 특징으로 하는 전계 방출 디스플레이 장치에서의 오프셋 영역(400)은 박막 트랜지스터가 고전압하에서 동작될 수 있도록 하며, 박막 트랜지스터의 드레인 전극(408)은 오프셋 영역을 포함한 박막 트랜지스터의 낮은 구동 전류를 크게 개선시킬 뿐만 아니라, 도트 픽셀 내에서의 전계 방출막(410) 영역을 확대시킬 수 있어, 하판 도트 픽셀의 개구율을 증대시킨다. 또한, 버퍼 전극(409)은 박막 트랜지스터의 드레인전극(408)과 전계 방출막(410)간을 기계적/전기적으로 접촉시킨다.
도 5는 본 발명에 따른 전계 방출 디스플레이 장치내의 구성 요소들의 배치를 보여주는 평면도로서, 도시된 바와 같이, 이극형 전계 방출막(410)은 접촉 구멍(contact hole, 411)을 통해, 박막 트랜지스터의 드레인(404)과 연결되며, 박막 트랜지스터의 게이트(406)는 접촉 구멍(411)을 통해 금속으로 이루어진 스캔 배선(412)과 연결되며, 박막 트랜지스터의 소스(403) 역시, 접촉 구멍(411)을 통해 데이터 배선(413)과 연결된다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이 아니며, 위와 같은 변화예나 변경예 또는조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 전계 방출 디스플레이 장치내의 하판 도트 픽셀을 게이트와 드레인간에 수직적으로 중첩되지 않는 오프셋(off-set) 영역을 가진 고전압 다결정 실리콘 박막 트랜지스터 및 이극형 전계 방출막을 포함함으로써, 종래 기술에 따른 능동(active) 매트릭스형 전계 방출 디스플레이 장치에서의 공통 전극을 소거할 수 있을 뿐만 아니라, 그로 인한 전계 방출 디스플레이 장치의 제조 공정 및 수율, 특성을 크게 향상시킬 수 있는 효과가 있다.

Claims (11)

  1. 서로 평행하게 진공 패키징된 상판과 하판을 구비한 전계 방출 디스플레이 장치에 있어서,
    상기 하판은,
    절연성 기판의 일부 위에 형성된 박막 트랜지스터의 채널과,
    상기 박막 트랜지스터 채널의 양끝 영역에 형성된 소스 및 드레인,
    상기 채널/소스/드레인 및 상기 절연성 기판 위에 형성된 게이트 절연막,
    상기 게이트 절연막의 일부 위에 형성된 박막 트랜지스터의 게이트,
    상기 박막 트랜지스터의 게이트 및 상기 게이트 절연막 위에 형성된 층간 절연막,
    상기 층간 절연막의 일부 위에 형성된 드레인 전극 및, 상기 드레인 전극의 일부 위에 형성된 막형의 전계 이미터를 포함하고,
    상기 상판은,
    절연성 기판의 일부 위에 형성된 투명 전극과 상기 투명 전극의 일부 위에 형성된 적/녹/청색의 형광체를 포함하며,
    상기 박막 트랜지스터의 게이트와 상기 드레인이 수직적으로 중첩되지 않는 오프셋(off-set) 영역이 형성되고, 상기 드레인 전극은 상기 오프셋 영역의 일부 또는 전체 영역과 수직적으로 중첩되는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 드레인 전극과 상기 막형의 전계 이미터 사이에 버퍼 전극을 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 박막 트랜지스터의 게이트는 상기 채널의 전체 영역에서 상기 소스의 일부 영역 또는 전체 영역에 이르기까지 수직적으로 중첩되는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 박막 트랜지스터의 채널은 도핑되지 않은 다결정 실리콘으로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터의 소스/드레인은 도핑된 다결정 실리콘으로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 게이트 절연막은 산화막으로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 박막 트랜지스터의 게이트는 금속 또는 도핑된 다결정 실리콘 중의 어느 하나로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  9. 제 2 항에 있어서,
    상기 버퍼 전극은 금속 또는 카본을 함유한 혼합체 물질 중의 어느 하나로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 막형의 전계 이미터는 카본 나노튜브, 다이아몬드, 다이아몬드상 카본 중의 어느 하나로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 절연기판은 유리로 이루어진 것을 특징으로 하는 전계 방출 디스플레이 장치.
KR10-2001-0030447A 2001-05-31 2001-05-31 전계 방출 디스플레이 장치 KR100422371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030447A KR100422371B1 (ko) 2001-05-31 2001-05-31 전계 방출 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030447A KR100422371B1 (ko) 2001-05-31 2001-05-31 전계 방출 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20020091620A KR20020091620A (ko) 2002-12-06
KR100422371B1 true KR100422371B1 (ko) 2004-03-11

Family

ID=27707320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030447A KR100422371B1 (ko) 2001-05-31 2001-05-31 전계 방출 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100422371B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066920A1 (en) * 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute Active-matrix field emission pixel and active-matrix field emission display
KR100801139B1 (ko) 2005-12-08 2008-02-05 한국전자통신연구원 전계 방출 픽셀 및 전계 방출 디스플레이
KR100778750B1 (ko) * 2006-03-02 2007-11-23 주식회사 평화 2극형 전계 방출 디스플레이
TWI331374B (en) * 2006-03-23 2010-10-01 Unimicron Technology Corp Carbon nanotube field emitting display

Also Published As

Publication number Publication date
KR20020091620A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
JP4191701B2 (ja) 電界放出ディスプレイ
US7176615B2 (en) Field emission device having emission-inducing and suppressing gates
JP2001084927A (ja) 画像表示装置
KR100378597B1 (ko) 고해상도 전계 방출 디스플레이
US8390538B2 (en) Active-matrix field emission pixel
US7309954B2 (en) Field emission display having gate plate
KR100422371B1 (ko) 전계 방출 디스플레이 장치
JP3958288B2 (ja) 電界放出ディスプレイ
KR100319453B1 (ko) 2극형 전계 에미터를 가진 전계 방출 디스플레이
KR20040017420A (ko) 카본계 물질로 형성된 에미터를 갖는 전계 방출 표시 장치
JP4714953B2 (ja) 平面型表示装置
KR100517821B1 (ko) 게이트 판을 구비하는 전계 방출 디스플레이
KR20010054891A (ko) 고휘도 전계방출 디스플레이 소자
US6137219A (en) Field emission display
US7459843B2 (en) Electron emission device with multilayered insulating layers
JPH11111156A (ja) 電界放出素子
WO2007066920A1 (en) Active-matrix field emission pixel and active-matrix field emission display
US6822386B2 (en) Field emitter display assembly having resistor layer
KR100651624B1 (ko) 액티브-매트릭스 전계 방출 디스플레이
KR20080019102A (ko) 전극의 구동 전압 왜곡을 방지할 수 있는 전자 방출디스플레이
JPH09283007A (ja) 電界放出素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee