JPS6388666A - Bus arbitration controller - Google Patents
Bus arbitration controllerInfo
- Publication number
- JPS6388666A JPS6388666A JP23351286A JP23351286A JPS6388666A JP S6388666 A JPS6388666 A JP S6388666A JP 23351286 A JP23351286 A JP 23351286A JP 23351286 A JP23351286 A JP 23351286A JP S6388666 A JPS6388666 A JP S6388666A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- microcomputer
- control device
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本兄明は共通のバスに配置されたマ・イクロコンピュー
タとダイレクトメモリアクセス制御装置(以下DMA制
御装置と称する)の間で発生するバス使用の競合を回避
するバス調停制御装置に関するものである。、
従来の技術
従来のマイクロコンピュータとDMA制御装置を共通の
バスに配置するシステムでは、DMA制御装置が出すバ
ス使用要求信号に対してバス使用許可信号を出しDMA
制御装置にバスの使用権を渡すバス調停機能を内蔵する
マイクロコンピュータがよく用いられる。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to bus usage conflicts that occur between a microcomputer and a direct memory access control device (hereinafter referred to as DMA control device) arranged on a common bus. The present invention relates to a bus arbitration control device that avoids. , Prior Art In a conventional system in which a microcomputer and a DMA control device are placed on a common bus, a bus use permission signal is issued in response to a bus use request signal issued by the DMA control device.
A microcomputer is often used that has a built-in bus arbitration function that hands over the right to use the bus to a control device.
発明が解決しようとする問題点
バス使用要求信号とバス使用許可信号のハンドシェイク
方式でバスの使用権を獲得・放棄を行なうDMA制御装
置をシステムシ乞配置する場合、これらの信号に応答し
てバス7iDMA制御装置に開放する機能を内蔵するマ
イクロコンピュータを選択しなければならない。このプ
こめDMA制御装置を配置したシステムに適用されSマ
イクロコンピュータが限定され柔軟なシスデム設計が困
22でちった。Problems to be Solved by the Invention When a DMA control device is installed in a system that acquires and relinquishes the right to use the bus using a handshake method of a bus use request signal and a bus use permission signal, it is necessary to A microcomputer must be selected that has built-in functionality that is open to the bus 7i DMA controller. When applied to a system equipped with this DMA control device, the S microcomputer was limited, making it difficult to design a flexible system.
本発明はかかる点に^・矢でなされたもので、簡易な構
成でバス調停機能を内・成しないマイクロコンピュータ
とDMA制佛装訝の間で発生するバスの競合を回避する
バス調停側部j回路を提供す−ること全目的としている
。The present invention has been made to address this point, and is a bus arbitration side part that has a simple configuration and avoids bus contention that occurs between a microcomputer that does not include a bus arbitration function and a DMA system. The overall purpose is to provide a j-circuit.
問題点を解決するための手段
本発明は上記問題点を解決するプζめ、バス調停機能を
内蔵1−2ないマイクロコンビ、−夕がバスを使用する
時、それに先立ちDMAI御装置が出力するバス使用要
求信号を確認し、バスの使用を要求j〜でいる場合はD
MA制御装置にバス使用許可信号を与えてバスをDMA
制御装置に開放する。Means for Solving the Problems In order to solve the above problems, the present invention has a built-in bus arbitration function.When a microcombination unit without bus arbitration function 1-2 uses the bus, the DMAI control device outputs the output in advance. Check the bus use request signal, and if the bus use is requested, press D.
Gives a bus use permission signal to the MA control device and uses the bus as DMA.
Open to control device.
一方、ハスの使用を要求していない場合はマイクロコン
ピュータが引続いてバスを使用すること全許可する信号
を出力I〜マイクロコンピュータがバスを使用するもの
である。On the other hand, if the use of the bus is not requested, the microcomputer outputs a signal that fully permits continued use of the bus.The microcomputer uses the bus.
作用
本発明は上記17た構成により、バス調停機能を内蔵し
ないマイクワコンピュータとバス使用要求信号とバス使
用許可信号の7・ンドシェイタ方式でバスの使用権の獲
得・放棄を行なうDAM制御装置を共通のバスに配置す
ることを可能にした。Operation The present invention has the above-mentioned configuration, which uses a microcomputer that does not have a built-in bus arbitration function and a DAM control device that acquires and relinquishes the right to use the bus using the 7-day shifter method of bus use request signals and bus use permission signals. This made it possible to place it on a bus.
実施例
第1図は本発明のバス調停制御回路?示すブロック図で
ちる。第1図において、1はマイクロコンピュータ、2
はDMA制御装置、3はバス詳1停制御回路である。マ
イクロプロセッサづ1およびDMA制御装置2の機能は
こ一般的であるため説明を省略し、バス調停制御回路に
ついて説明する。Embodiment FIG. 1 shows the bus arbitration control circuit of the present invention? Please refer to the block diagram shown below. In Figure 1, 1 is a microcomputer, 2
3 is a DMA control device, and 3 is a bus detail 1 stop control circuit. Since the functions of the microprocessor 1 and the DMA control device 2 are common, their explanation will be omitted, and the bus arbitration control circuit will be explained.
第2図0寸バス調停制御[q路の詳細である。電ζFO
N時、リセット信号105が入力されるとDターイブフ
リップフロップ(以下、D−F/Fと記述する)4のQ
出力およびD−F、、’ysのQ出力はローレベルに設
定される。リセット信号が解除されマイクロコンピュー
タが力作を開始すると、まずバスリクエスト信号1o2
が出力される。この信号の立ち上がりエツジでD M
A ft1IJ御装置から出力するバス使用要求信号1
03をサンプルする。Fig. 2 0 inch bus arbitration control [details of q route. electric ζFO
At time N, when the reset signal 105 is input, the Q of the D-tibe flip-flop (hereinafter referred to as D-F/F) 4
The outputs and the Q outputs of D-F, ,'ys are set to low level. When the reset signal is released and the microcomputer starts working, first the bus request signal 1o2
is output. At the rising edge of this signal, DM
A Bus use request signal 1 output from ft1IJ control device
Sample 03.
この信号がローレベルの場合に・は、D−F/F4のQ
出力、すなわち、マイクロコンピュータ1に対するバス
の使用を許可するバスアベイラブル信号101がハイレ
ベル状態になυマイクロコンピュータ1がバスの使用を
開始する。一方、この信号がハイレベルの場合、D−F
/F4のQ出力、すなわち、バスアベイラブル信号10
1はローレベル状態が保持されマイクロコンピュータが
バスを使用することを禁止する。When this signal is low level, the Q of D-F/F4 is
The output, ie, the bus available signal 101 that allows the microcomputer 1 to use the bus, goes high, and the microcomputer 1 starts using the bus. On the other hand, if this signal is high level, D-F
Q output of /F4, that is, bus available signal 10
1 is maintained at a low level state and prohibits the microcomputer from using the bus.
D−F/F5はマイクロコンピュータから出力されるバ
スリクエスト信号102の立ち上がりエツジでバス使用
要求信号をサンプルする。この信号が・・イレベルであ
ればD−F/FsのQ出力、すなわちバス使用許可信号
104がハイレベルとなりDMA制御装置2にバスの使
用が許可され、DMA制御装置2はバスの使用権を獲得
していることを示すステータス信号108をローレベル
にする。DMA制御装置2が使用中のバスを放棄する場
合バス使用要求信号103をローレベルにした後、ステ
ータス信号10Bを2・イレペルにする。DF/F5 samples the bus use request signal at the rising edge of the bus request signal 102 output from the microcomputer. If this signal is at the high level, the Q output of the D-F/Fs, that is, the bus use permission signal 104 becomes high level, and the DMA control device 2 is permitted to use the bus, and the DMA control device 2 has the right to use the bus. The status signal 108 indicating that it has been acquired is set to low level. When the DMA control device 2 abandons the bus in use, it sets the bus use request signal 103 to low level, and then sets the status signal 10B to 2.Irepel.
ま/ζ、バス使用rf町信号104はマイクロコンビ1
−夕1から出力されるアドレスストローブ信号10了に
よりローレベルになる。D −、−F / F 4はス
テータス信号108の立ち上がりエツジで、すでにロー
17ベル(′ζなっているバス使用要求信号103をザ
ンブクレすることにより、バスアベイラブル信号101
’j(−/・イレペルに設定しマイクロプロセッサ1に
バスの使用を許可すS0
バスアベイラブル信号101はDMA制御装置2がバス
使用要求信号103iローレベル状態全保持している時
にマイクロコンピュータ1から出力するデータストロー
ブ信号106によって再びローレベルに設定される。Ma/ζ, bus use RF town signal 104 is microcombi 1
- It becomes low level by the address strobe signal 10 output from 1. At the rising edge of the status signal 108, D-, -F/F4 outputs the bus available signal 101 by interrupting the bus use request signal 103, which is already at low level 17 ('ζ).
'j (-/・Set to allow the microprocessor 1 to use the bus. It is again set to low level by the data strobe signal 106.
発明の効果
以上のように、本発明によれば、きわめて簡単な回路構
成で、バス調停機能全内蔵しないマイクロコンピュータ
とバス使用要求信号とバス使用許可信号のハンドシェイ
ク方式でバスの獲得・放棄全行なうDMA制御装置を共
通のバスに配置することができ、実用的にきわめて有用
である。Effects of the Invention As described above, according to the present invention, with an extremely simple circuit configuration, all bus acquisition and abandonment can be achieved using a handshake method between a microcomputer that does not have a built-in bus arbitration function and a bus use request signal and a bus use permission signal. The DMA control devices that carry out this process can be placed on a common bus, which is extremely useful in practice.
第1図は本発明の一実施例におけるバス調停機能の内蔵
しないマイクロコンピュータとD M A制御装置の接
続を示すブロック図、第2図は$発明の一実施例におけ
るバス調停’III御装置の詳細なブロック図、第3図
はバス調停制御回路の主要信号の波形図であS0
1・・・・・・マイクロコンピュータ、2・・・・・・
DMA制御装置、3・・・・・・バス調停制御回路、4
.5・・・・・・Dタイプフリップフロノブ、101・
・・・・・バスアベイラブル信号、1o2・・・・・・
バスリクエスト信号、103・・・・・・バス使用要求
信号、104・・・・・バス使用許可信号、105・・
・・・・リセット信号、106・・・・・°データスト
ローブ信号、1o了・・・・・・アドレスストローブ信
号、1o8・・・・・・ステータス信号。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
業 2 図FIG. 1 is a block diagram showing the connection between a microcomputer that does not have a built-in bus arbitration function and a DMA control device in an embodiment of the present invention, and FIG. 2 is a block diagram showing the connection of a bus arbitration 'III control device in an embodiment of the invention The detailed block diagram, Figure 3, is a waveform diagram of the main signals of the bus arbitration control circuit.
DMA control device, 3...Bus arbitration control circuit, 4
.. 5...D type flip flow knob, 101.
...Bus available signal, 1o2...
Bus request signal, 103... Bus use request signal, 104... Bus use permission signal, 105...
...Reset signal, 106...° data strobe signal, 1o complete...address strobe signal, 1o8...status signal. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Illustration 2
Claims (1)
とバス使用要求信号とバス使用許可信号のハンドシェイ
ク方式でバスの使用権を獲得・放棄するダイレクトメモ
リアクセス制御装置を備え、前記マイクロプロセッサと
前記ダイレクトメモリアクセス制御装置の間で発生する
バス使用の競合を調停することを特徴とするバス調停制
御装置。A microprocessor that does not have a built-in bus use right arbitration function and a direct memory access control device that acquires and relinquishes the bus use right by a handshake method of a bus use request signal and a bus use permission signal, the microprocessor and the direct memory A bus arbitration control device that arbitrates bus usage conflicts that occur between access control devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23351286A JPS6388666A (en) | 1986-10-01 | 1986-10-01 | Bus arbitration controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23351286A JPS6388666A (en) | 1986-10-01 | 1986-10-01 | Bus arbitration controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6388666A true JPS6388666A (en) | 1988-04-19 |
Family
ID=16956188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23351286A Pending JPS6388666A (en) | 1986-10-01 | 1986-10-01 | Bus arbitration controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6388666A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6505276B1 (en) | 1998-06-26 | 2003-01-07 | Nec Corporation | Processing-function-provided packet-type memory system and method for controlling the same |
KR100389030B1 (en) * | 2001-06-21 | 2003-06-25 | 삼성전자주식회사 | High speed direct memory access controller with multiple channels |
-
1986
- 1986-10-01 JP JP23351286A patent/JPS6388666A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6505276B1 (en) | 1998-06-26 | 2003-01-07 | Nec Corporation | Processing-function-provided packet-type memory system and method for controlling the same |
KR100389030B1 (en) * | 2001-06-21 | 2003-06-25 | 삼성전자주식회사 | High speed direct memory access controller with multiple channels |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5812611B2 (en) | Data Tensou Seigiyohoushiki | |
JPH056223B2 (en) | ||
JPS6388666A (en) | Bus arbitration controller | |
JPS5836381B2 (en) | shared memory controller | |
JPH03263158A (en) | Common bus arbitration control system | |
JPH0227461A (en) | Data transfer controller | |
JPH06266657A (en) | Information processor | |
EP0363905A3 (en) | I/o apparatus for programmable controller | |
JPH02230356A (en) | Bus extension device for information processor | |
KR950001232B1 (en) | Circuit for arbitrating bus in map network adaptor | |
JPH02166549A (en) | Shared memory controller | |
KR920002665B1 (en) | A method for generating local bus cycle in multi processing system | |
KR930022207A (en) | Master / Slave Memory Sharing Device and Sharing Control Method | |
JPH0374751A (en) | Input/output controller | |
JPH04239927A (en) | Input/output subsystem | |
JPH0488459A (en) | Information processor | |
KR890017620A (en) | Multibus microcomputer system | |
JPH02211570A (en) | Bus master switching control system | |
JPH01276262A (en) | Dma device | |
JPS63127361A (en) | Data processor | |
JPS59123030A (en) | Data processor | |
JPS61109167A (en) | Multi-micro cpu control system | |
JPH01211161A (en) | Information processor | |
JPH0821014B2 (en) | Multiple I / O data transfer device | |
JPH025162A (en) | Bus control system |