Claims (6)
가) 프로세서와 CPU 지역 버스에 의해서 함께 접속된 캐시 보조 시스템과, 나) 랜덤 액세스 메모리, 중재 수퍼바이저와 시스탬 버스에 의해서 함께 접속된 복수의 다른 기능적 유니트와, 다) 상기의 CPU 지역 버스와 상기의 시스템 버스를 결합시키는 수단과, 라) 상기의 CPU 지역 버스와 상기의 시스템 버스는 상기 복수의 다른 기능적 유니트의 일부에 의해서 상기의 시스템 버스에 대한 중재 액세스에 제공된 복수의 전도체를 보유하고, 상기 복수의 전도체중 하나의 전도체는 우선 매취 (preempt)신호를 제공하며, 마) 최소 지속기간을 초과하는 CPU 지속 버스 사이클에 응답하는 입력을 가진 우선 매취 신호 소스를 보유하고, 상기의 우선 매취 신호 소스가 상기 우선 매취 신호의 수신에 응답하는 상기 액세스의 지속 기간을 제한하기 위해 상기의 시스템 버스에 액세스와 함께 어떤 기능적 유니트에서 효과적인 우선 매취 신호를 단언하기 위한 상기의 CPU 지역 버스에 결합된 출력을 가지는 것을 포함하는 다중 버스 마이크로 컴퓨터 시스템.A) a cache auxiliary system connected together by a processor and a CPU local bus; b) a plurality of other functional units connected together by a random access memory, an arbitration supervisor and a system bus; and c) the CPU local bus and the above. Means for coupling a system bus, and d) said CPU local bus and said system bus retain a plurality of conductors provided for arbitration access to said system bus by a portion of said plurality of other functional units; One of the conductors of the first provides a preempt signal, and e) has a preferred acquiring signal source having an input responsive to a CPU sustained bus cycle exceeding a minimum duration. The system bus to limit the duration of the access in response to receiving the preferred acquisition signal Multi-bus microcomputer system comprising having an output coupled to the local bus of the CPU to assert the first effective maechwi signal at any functional unit with access.
제1항에 있어서, 상기의 중재 수퍼바이저가 ARB/GRANT 신호의 소스와, 중재 위상을 위해 준비하는 상기의 우선 매취 신호에 응답하는 수단과, 버스의 전류 버스 사용자 버스의 종료를 나타내는 신호에 응답하여 중재 위상을 개시시키기 위한 수단과, 상기의 프로세서에 새로운 중재 위상을 신호화하기 위한 수단을 보유하는 것을 특징으로 하는 다중 버스 마이크로 컴퓨터 시스템.2. The apparatus of claim 1, wherein the arbitration supervisor is in response to a source of an ARB / GRANT signal, means for responding to the preferred acquisition signal for preparing for an arbitration phase, and a signal indicating termination of the current bus user bus of the bus. Means for initiating an arbitration phase and means for signaling a new arbitration phase to said processor.
제2항에 있어서, 상기의 프로세서는 상기의 우선 매취 신호가 즉시 상기의 시스템 버스를 액세스하도록 단언되는 동안 새로운 중재 위상을 나타내는 상기의 중재 수퍼 바이저로부터 상기의 신호에 응답하는 것을 특징으로 하는 다중 버스 마이크로 컴퓨터 시스템.3. The multiple bus of claim 2, wherein the processor is responsive to the signal from the arbitration supervisor indicating a new arbitration phase while the priority acquisition signal is asserted to immediately access the system bus. Micro computer system.
제3항에 있어서, 상기의 우선 매취 신호 소소는 상기의 우선 매취신호를 생성하도록 허용하는 프로그램 가능 신호의 상태와, 상기 우선 매취 신호의 생성을 금지시키는 다른 상태에서 프로그램가능 신호에 응답 하는 것을 특징으로 하는 다중 버스 마이크로 컴퓨터 시스템.4. The method according to claim 3, wherein said priority acquisition signal source is responsive to a programmable signal in a state of a programmable signal that permits to generate said priority acquisition signal, and in another state that prohibits generation of said priority acquisition signal. Multi-bus microcomputer system.
제 1항에 있어서, 다중 버스 마이크로 컴퓨터 시스템의 상기의 CPU 지역 버스에 결합시키기 위한 상기 수단과 상기의 시스템 버스를 통하여 결합된 선택적 특성 버스를 구비하고, 그럼으로써 상기의 선택적 특성버스에 결합된 장치가 상기 시스템 버스에 액세스를 위해 중재할 수 있으며, 상기 우선 매취 신호의 수신에 응답하여 버스 액세스를 종료시키는 상기의 우선 매취 신호 소스로부터 상기의 우선 매취 신호에 응답하는 것을 특징으로 하는 다중 버스 마이크로 컴퓨터 시스템.2. An apparatus according to claim 1, comprising said means for coupling to said CPU local bus of a multi-bus microcomputer system and an optional feature bus coupled via said system bus, thereby coupling to said optional feature bus. And arbitrate for access to the system bus, and responsive to the preferred acquiring signal from the preferred acquiring signal source that terminates bus access in response to receiving the preferred acquiring signal. system.
제 1항에 있어서, 상기 복수의 전도체는 상기 신호가 상기의 중재 위상을 이기는 그러한 장치에 의해서 시스템 버스의 사용을 위한 허용 위상과 한 상태에 있을 때 복수의 장치사이에서 액세스의 중재를 위한 중재 위상을 확립시키는 ARB/GRANT 신호를 수행하는 ARB/GRANT 전도체를 보유하며, 상기의 CPU는 상기 우선 매취 신호의 중재 위상을 즉시 뒤따르는 단언에서 상기의 시스템 버스를 액세스하기 위한 수단을 보유하는 것을 특징으로 하는 다중 버스 마이크로 컴퓨터 시스템.The arbitration phase according to claim 1, wherein the plurality of conductors are in an allowable phase for use of a system bus by the device over which the signal overcomes the arbitration phase and an arbitration phase for arbitration of access between the plurality of devices when in a state. And an ARB / GRANT conductor that performs an ARB / GRANT signal that establishes a signal, wherein the CPU has means for accessing the system bus in an assertion immediately following the arbitration phase of the preferred acquisition signal. Multi-bus microcomputer system.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.