JPS6386573A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリックス方式の液晶ディスプレ
イやイメージセンサや３次元集積回路などに応用される
薄膜トランジスタに関する。

〔従来の技術〕

従来の薄膜トランジスタは、例えばディスプレイ国際会
ｍ（Ｉｎｔｅｒｎａｔｉｏｎａｌ　　ＤｉＳ　＋）　］
　ａ　ｙ　　Ｒｅ　ｓ、　ｅ　ａ　ｒ　Ｃ１１Ｃｏ　ｎ
　ｆ　ｅ　ｒ　ｅｎｃｅ）の１９８５年輪文集ｐ、３０
−ｐ、３１に示されるような構造であった。この構造を
一般化して、その概要を第２図に示す。ガラス、石英ザ
ファイア等の絶縁基板２０１上に、クロム等のゲート電
極２０２と、これを被覆するようにゲート絶縁膜２０３
が設けられている。この上に、非晶質シリコン薄膜から
成るチャネル領域２０４と、このチャネル領域端の上側
に接して、ドナーあるいはアクセプタとなる不純物を添
加した非晶質シリコン薄膜から成るソース領域２０５及
びドレイン領域２０６が形成されている。さらにこれに
接して、ソース電極２０７とドレイン電極２０８が設け
られている。

〔発明が解決しようとする問題点〕

しかし、従来の薄膜トランジスタは次のような問題点を
作していた。

すなわち、ＯＦ　Ｆ電流（トランジスタがオフ状態）時
に流れるソース・ドレイン間の電流）を小さくするため
には、チャネル領域２０４が高抵抗を維持できるように
、ソース領域２０５とドレイン領域２０６を形成する際
、その中に含まれるドリー−あるいはアクセプタとなる
不純物がチャネル領域２０４中に拡散しないようにしな
くてはならない。しかし、逆にこのために、ソース・ド
レイン領域の不純物濃度を下げて該領域の抵抗が高くな
ったり、あるいは、ソース・ドレイン領域に接するチャ
ネル領域にも不純物が拡散しにくくなって高抵抗のチャ
ネル領域の膜厚分に相当する抵抗が高くなったりするな
ど、寄生抵抗の増大が顕著になっていた。つまり、ゲー
ト絶縁膜２０３きチャネル領域２０４の界面に誘起され
る反転層のキャリアは該寄生抵抗Ｒｓを介して、ソース
領域２０５あるいはドレイン領域２０６へ流れるが、Ｒ
５が大きいために、いかに反転層の等価抵抗を下げても
、ＯＮ電流（トランジスタがオン状態の時に流れるソー
ス書ドレイン間の電流）は小さく抑えられてしまってい
た。

第３図は上記の問題点を定量的に明らかにするだめの薄
膜トランジスタの等価回路図である。Ｖｅ、Ｖｏｌ　１
ｏはそれぞれゲート電圧、ドレイ／電圧、ドレイン電流
である。Ｖ６゜、ＶＤゎはそれぞれトランジスタに加え
られる実効的なゲート電圧、ドレイン電圧であり、次式
で表わされる。

ＶＧＥ　＝　Ｖａ　ＩｏＲｓ　　　　　　　　　　　　
　　　　　　　　（１）Ｖｏｐ　＝　ＶＤ　２ＩＤＲ８
（２） したがって、直列抵抗成分Ｒ贅によって実効的にゲート
電圧、ドレイン電圧が低下１．ＯＮ電流が減少する。こ
のとき、Ｖｃ　　Ｖｔ　ｌ＋　＞Ｖｏの下では Ｉｎ”β（Ｖｃ＊　　Ｖｌｈ）　ＶＤＫ　　　　　　　
　　　　　　　　　　　　　（３）であるから（１（２
）（３）式より となる。ここにβはトランジスタのゲイン　（β＝Ｅ。

Ｘμ、■、はチャネル長、Ｗはチャネル幅、ｃｏ×はゲ
ート絶縁膜の容量、μは移動度）、ＩＧはＲ５＝０のと
きのドレイン電流である。したがって１、は−（４）式
の分母の第２項分だけ減少することになる。しかも、０
Ｎｆｆｌ流を大きくするために、β、Ｖ　ｃ　１Ｖ　ｏ
を大きくするほど、１０の減少効果が顕著になるときが
わかる。

本発明はこのような問題点を解決するものであり、その
目的とするところは、チャネル領域を高抵抗に保ちつつ
寄生抵抗Ｒｇを小さくすることができるＲ膜トランジス
タを提供することにある。

〔問題点を解決するための手段〕

本発明の薄膜トランジスタは、ドナーあるいはアクセプ
タとなる不純物を添加した膜厚５００〜５０００人のシ
リコン薄膜から成るソース領域及ヒトレイ７Ｈ域と、該
ソース領域及び該ドレイン領域の」二側で接し両者を結
ぶように設けられたシリコン薄膜から成るチャネル領域
と、該ソース領域と該ドレイン領域と該チャネル領域を
被覆するゲート絶縁膜と、該ゲート絶縁股上に設けられ
たゲート電極を具備したときを特徴とする。

〔実施例〕

以下、実施例に基づいて本発明の詳細な説明する。

第１図は本発明の第１の実施例による薄膜トランジスタ
を示す断面構造図の１例である。ガラス、石英、・す°
ファイア等の絶縁基板１０１上に、ドナーあるいはアク
セプタとなる不純物を添加した膜厚６００〜５０００人
多結晶シリコン、非晶質シリコン等のシリコン薄膜から
成るソース領域１０２及びドレイ／領域１０３が形成さ
れている。このソース領域端の上側と、ドレイン領域端
の上側に接して、この両者を結ぶように多結晶シリコン
、あるいは非晶質シリコン等のシリコン薄膜から成るチ
ャネル領域１０４が設けられている。また、金属、透明
導電膜等から成るソース電極１０５がソース領域１０２
に接しており、同じドレイン電極１０６がドレイン領域
１０３に接しテイル。コｈ　ラ全体ヲＳ　ｉＯｔ　、Ｓ
　＋　Ｎ　Ｘ　１Ｓ　ｉＯＮ等のゲート絶縁膜１０７が
被覆しており、この」−に金属、透明導電膜等から成る
ゲート電極１０８が設けられている。ゲート絶縁膜１０
７は配線間の絶縁を保持する層間絶縁膜も兼ねている。

このように構成された薄膜トランジスタでは、チャネル
領域を高抵抗にしてＯＦＦ電流を低く保ちつつ、寄生抵
抗Ｒ５を小さくすることが可能である。まず、多量に不
純物を含有したシリコン薄膜から成るソース領域１０２
及びドレイ／領域１０３があらかじめ形成しているとこ
ろへ、チャネル領域１０４となるシリコン薄膜を形成す
るため、ソース・トンイン領域内の不純物がチャネル領
域全体に拡散するときがなく、チャネル領域の高抵抗を
維持して、ＯＦＦ電流を低く抑えることができる。しか
も、ソース・ドレイン領域近傍のチャネル領域のシリコ
ン薄膜へは、該シリコン薄膜自身の形成工程中の温度に
よりソース・ドレイン領域中の不純物が拡散し、抵抗が
減少する。したがって寄生抵抗Ｒｓを小さくすることが
可能である。

また、本発明によれば、チャネル領域のシリコン薄膜の
膜厚制御性が向上する。すなわち、従来の、Ｊ、うに、
ソース豐ドレイン領域をバターニングする際のエツチン
グの終点によりチャネル領域のシリコン薄膜の膜厚が決
定するのではなく、シリコン薄膜の形成のみによってそ
の膜厚が規定される。したがってエツチングのバラツキ
の影響を受けることがなく、正確な膜厚の制御が可能で
ある。特に、チャネル領域を高抵抗にしてｏ　Ｉ：　ｒ
；’電流を減少させると共に、シリコン薄膜中の空間電
荷１１Ｌを減らしてしきい値組を下げＯＮ電流を増大さ
ぜるためには、チャネル領域のシリコン薄膜の膜厚を極
力珂くすることが重要であり、薄膜トランジスタの特性
を向上させる上で、上記のように極薄のシリコン薄膜の
膜厚を精度良く制御できることは絶大な効果を仔する。

さらに、ソース領域１０２及びドレイン領域１０３へは
、チャネル領域への余分な不純物の拡散を気にすること
なく、十分子爪の不純物を添加すると表ができるため、
ソース・ドレイン領域自身の抵抗か下がると共に、ソー
ス電極１０５及びドレインｔｉｉｔｏｃとのオーミック
接触性が向上し、ｔｉ！ｉ采的には寄生抵抗Ｒ冒の一層
の低減に寄り。

する。

第４図は、第１図に示したソース領域１０２、ドレイン
領域１０３を形成するシリコン膜厚と寄生抵抗【くＳｌ
　ドレイン電流ｌ。の関係を示したものである。ここで
ゲート電圧■ｂ５は２０Ｖ、ドレイン電圧ＶＤ！；は４
■、トランジスタのサイズはチャネル長しは２０μｍ１
チヤネル幅Ｗは１０μｍである。該ソース領域１０２、
ドレイン領域１０３へは十分子爪の不純物の添加は可能
であるが、該シリコン薄膜の膜厚が５００λより薄くな
ると、該シリコン薄膜自身の持つ抵抗値が増加する効果
と、該抵抗値の増加に伴いソース電極１０５、ドレイン
電極１０６と該ソース領域１０２、’ドレイ／領域１０
３とのコ／タクト抵抗値が増加する効果により、寄生抵
抗Ｒｓが急激に増加する。寄生抵抗Ｒｓの増加に伴い、
ドレイン電流Ｉ９．は減少する。従って、ソース領域１
０２、ドレイン領域１０３を形成するシリコン薄膜の膜
厚は５００人以１二にしなくてはならない。

よた、フルカラー高精細の液晶ディスプレイを得るため
には、現在ワードプロセッサの表示体などとして使われ
ている白黒表示の３００μｍピッチの画素よりもさらに
微細な画素ピッチ、ずなわち１００　ｔｚ　ｍピッチ程
度の画素が必要である。それは、白黒表示では１つの画
素であったものを、フルカラー化するには、従来１つで
あった画素を赤、青、緑で構成される３つの画素に分割
する必要のあること、さらには現在の画素数に比べ３倍
程度の高画素数にしないと、高精細のディスプレイは得
られないという２つの要求から来るらのでる。そして、
画素ピッチが、１００μｍと小さくなると、液晶ディス
プレイを表示するために液晶にＰｔき込んだ電荷の保持
が特に重要となる。それは電荷がもれてしまうと、表示
品質が悪化するからである。そこで、１００μｍピッチ
の画素に必要な電荷の保持特性、すなわち薄膜トランジ
スタのオフ電流ｉｏ’ｆｆがどの程度必要か見積ってみ
る。画素を構成する液晶に書き込まれた電荷Ｑは、 Ｑ”Ｃｉ−ＣＤ　Ｖ てりえられる６　ＣＬ　ＣＤは液晶の容重であり、■は
液晶に印加された電圧である。電荷Ｑは、１フイールド
（１６ｍｓｅｃ）中に薄膜トランジスタのリーク電流に
より減少するが、その減少量は、液晶に印加されている
電圧■の変化■八■が０．１Ｖ以下になるようにしなく
てはならない。

さもないき、階調の変化分きして目で認識できるからで
ある。従って電荷の変化惧△ＱはΔＱ≦Ｃ＋、ｃａΔＶ
＝０．ＩＣｔ、ｃ、、（５）となる。また、１フイール
ド中にＲＶ膜トランジスタを通して流れ出る電荷量ΔＱ
′は ΔＱ’＝Ｉｏ＋ｒｔ＝１６Ｘ１０−３Ｉｏｒ＋　　　　
　　　　　　　　　　　　　　　（６）となる。（５）
式と（６）式を等しいと置き、液晶の誘電率を１０、画
素のギャップ長を１０μｍとおくとＩｏｆｆは Ｉｏｎ＝５．５Ｘ１０−”Ａ 、！：なる。従ってＩｏｆｆは０．５５ＰＡ以下にしな
くてはならない。

第５図は、第１図に示したソース領域１０２、ドレイン
領域１０３を形成するシリコン薄膜の膜厚と薄膜トラン
ジスタがＯＦ　１？　ｌ、た際の電流値Ｉｏｆｆとの関
係を示したものである。ことでドレイン電圧Ｖ＋ｊは４
■、トランジスタのザイズはチシネル長りは２０１ｔ　
ｍ　ｓチャネル幅Ｗは１０　ｕｍである。第５図よりＩ
’ｏ　ｆ　ｆが０．５５ＰＡ以下になるのは該シリコン
薄膜の膜厚が５０００Å以下のときである。従って、該
シリコン薄膜の膜厚は５０００Å以下にしなくてはなら
ない。

また、第５図中核シリコン薄膜の膜厚３０００人がＩｏ
ｆｆに関する変曲点となり、該′膜厚以下で、Ｉｏｒｆ
が０．５５ＰＡを漕足する微小な一定値にほぼ安定する
のは次の理由による。第６図（ａ）、（ｂ）は、薄膜ト
ランジスタがオフ１大態になった際のドレイン領域内の
空乏層の広がりを示したものである。空乏ｍ１１０の大
きさはゲート絶縁膜１０８とチャネル領域１０４を通し
て印加されるゲート電圧ＶＣ９と、ドレイン電圧Ｖ　ｌ
）、のバランスによって決定されるが、最大値Ｘｄｍａ
ｘを持つことが知られている。また空乏層は内部に・ト
ヤリアがないので、高抵抗領域である。

第６図（ａ）は、ドレイン領域１０３のシリコン薄膜の
膜厚が、該Ｘａ＋ｎａｘよりも厚い場合の図である。第
６図（ａ）中矢印Ａで示した経路を通ってキャリアはド
レイン領域１０３からチャネル領域１０４に通過するが
、この際キャリアが通過する空乏周長は高々Ｘｉ　ｍＩ
Ｉｘである。ところが、第６図（ｂ）に示したようにド
レイン領域１０３のシリコン薄膜の膜厚がＸｄｒｎａｘ
よりも薄くなると、空乏層はドレイン領域１０３の膜中
全体に広がるようになる。すると、第６図（ｂ）中の矢
印Ｂで示したキャリアが通過する空乏周長はＣとなる。

Ｘ＋＋ｎ＋ｅｘは第５図に示すグラフの折曲点の３００
０人となり、またＣはマスクの合わせ余ゆうなどから５
μｍ程度となり、 Ｃ＞　Ｘ　ａ　ｎ＋＾× であるので、第６図（ａ）よりも（ｂ）の方がＩｏｒ「
は小さく、これ以上該シリコン薄膜の膜厚を搏＜シても
Ｉｏｆｆはあまり変化しない。また、ドレイン領域１０
３の膜厚がＸｄｍａｘと等しくなる際に、Ｉｏｆｆに関
する変曲点を生じる。その膜厚が３０００人である。従
って、ドレイン領域１０３の膜厚は３０００Å以下であ
ることがさらに望ましい。ソース領域１０２についても
同様に３０００Å以下であることがさらに望ましい。

本発明の第２の実施例を第７図を用いて説明する。ガラ
ス、石英、サファイア等の絶縁基３０１の」−にドナー
あるいはアクセプタとなる不純物を添加した多結晶シリ
コン、非晶質シリコンなどのシリコンＥｖ１１２から成
るソース領域３０２及びドレイン領域３０３が形成され
ている。このソース領域端の」−側と、ドレイン領域端
の」二側に接して、この両者を結ぶように多結晶シリコ
ンあるいは非晶質シリコン等のシリコン薄膜から成るチ
ャネル領域３０４が設けられている。ソース領域３０２
、ドレイン領域３０３、チャネル領域３０４を被覆する
ようにＳ　ｊＯ２、Ｓ　ｉＮ　Ｘ　％　Ｓ　＋　ＯＮ等
のゲート絶縁膜３０７が形成されており、ゲート絶縁膜
３０７上に金属、透明導電膜により形成されたゲート電
極３０８が形成されている。そして、ゲート絶縁膜３０
７、ゲート電極３０８を被覆するようにＳ　ｊＯ＊　、
Ｓ　ｉＮｘ、Ｓ　ｊＯＮ等の層間絶縁膜３０９が形成さ
れている。さらに金属、透明導電膜等から成るソース電
極３０５がソース領域３０２に、同様に金属、透明導電
膜等。

からなるドレイン電極３０６がドレイン領域３゜３に、
層間絶縁膜３０９とゲート絶縁膜３０７に開けられたコ
ンタクトホールを介して接続されている。

第７図に示す本発明による第２の実施例においても、第
１の実施例と同様の理由により、ソース領域３０２及び
ドレイン領域３０３のシリコン薄膜の膜厚は５００Å以
上５０００λ以下でなければならない。また、３００Ｃ
１Å以下であることがさらに望ましい。

第８図は本発明による薄膜トランジスタの特性の一例を
示すグラフである。横軸はゲート電圧ＶＧｓ）縦軸はド
レイン電圧ＩＯの対数値である。

ドレイン電圧Ｖ　Ｄ　！ｉは４Ｖ１ヂャネル長りは２０
μｍ１ヂヤネル幅Ｗは１０μｍである。チャネル領域の
シリコン薄膜には多結晶シリコンを用い、その膜厚は２
００人である。グラフから明らかなように、多結晶シリ
コン薄膜自身は高抵抗が維持され、ソースｍｌ域および
ドレイン領域の多結晶５、膜厚を５０００Å以下にする
ことにより５゜５Ｘ１０−”ｓＡ以下のＯＦＦ電流が得
られている。またソース領域及びドレイン領域の膜厚を
５００Å以上に保ちつつ、２００人という極めて簿い膜
厚を採用することができるため、空間電荷量が減り、し
きい値電圧の小さい、すなわち０　’Ｆ　Ｆ状態からＯ
Ｎ状態へ急岐に遷移し、ＯＮ電流の大きい良好な特性が
得られている。また本発明によればさらに珂いシリコン
薄膜の適用も可能である。

〔発明の効果〕

本発明は次のような優れた効果を存する。

第１に、ソース領域およびドレイン領域のシリ１ン搏膜
厚を５００〜５００Åに設定することによりチャネル領
域のシリコン薄膜を高抵抗に保ちジスタが実現できる。

第５に、本発明の薄膜トランジスタを製造する」二で特
別な高嵩熱処理は不必要であるため、安価な通常のガラ
ス基板の上に作製でき、安価で大面積なアクティブマト
リックス基板への適用が可能

【図面の簡単な説明】

第１図は本発明下１の実施例による薄膜トランジスタの
構造を示す断面図である。 第２図は従来の薄膜トランジスタの構造を示す断面図で
ある。 第３図は薄膜トランジスタの等価回路図である。 第４図は本発明の第１の実施例による薄膜トランジスタ
の寄生抵抗、ドレイン電流とシリコン膜厚の関係を示し
た図である。 第５図は本発明の第１の実施例による薄膜トランジスタ
のＩｏｆｆと、シリコン膜厚の関係を示した図である。 第６図（ａ）、（ｂ）は本発明の第１の実施例による薄
膜トランジスタのドレイン領域における空乏層の広がり
を示した図である。 第７図は本発明下２の実施例による薄膜トランジスタの
構造を示す断面図である。 第８図は本発明の薄膜トランジスタの特性を示すグラフ
である。 １０１．２０１．３０１・・・基板 １０２．２０５．３０２・・・ソース領域１０３．２０
６．３０３・・・ドレイン領域１０４．２０４．３０４
・・・チャネル領域１０５．２０７．８０５・・・ソー
ス電極１０６．２０８．３０　Ｅ３−１’　レイ７　ｎ
１極１０７．２０３．３０７・・・ゲート絶縁膜１０８
．２０２．３０８・・・ゲート電極１１０・・・空乏層 ３０９・・・層間絶縁膜 以」二 鳴　１１ 第２因 第３図 １０Ｃ）　　　　　　　　　１００ｏ　　　′！００ｏ
　ぢ０００　１ＤＯｏ。 シリコン）ｌ葵理　（Ａ） 第５図 （０，） ぺｙ″−Ｌｔ釉 第７図 ％５（ｖＯａｔ） 第８図

Claims (1)

【特許請求の範囲】
1. 　ドナーあるいはアクセプタとなる不純物を添加した膜
   厚５００〜５０００Åのシリコン薄膜からなるソース領
   域及びドレイン領域と、該ソース領域及び該ドレイン領
   域の上側で接し両者を結ぶように設けられたシリコン薄
   膜から成るチャネル領域と、該ソース領域と該ドレイン
   領域と該チャネル領域を被覆するゲート絶縁膜と、該ゲ
   ート絶縁膜上に設けられたゲート電極を具備したことを
   特徴とする薄膜トランジスタ。