JPS6385927A - グラフイツクスイメ−ジ表示装置 - Google Patents
グラフイツクスイメ−ジ表示装置Info
- Publication number
- JPS6385927A JPS6385927A JP61231809A JP23180986A JPS6385927A JP S6385927 A JPS6385927 A JP S6385927A JP 61231809 A JP61231809 A JP 61231809A JP 23180986 A JP23180986 A JP 23180986A JP S6385927 A JPS6385927 A JP S6385927A
- Authority
- JP
- Japan
- Prior art keywords
- graphics
- cursor
- image
- display
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000003786 synthesis reaction Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 2
- 230000002194 synthesizing effect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はグラフィックスイメージ表示装置に関する。
(従来の技術)
グラフィックスイメージ表示装置において、例えばマウ
スカール等グラフィックスカーソルドットイメーゾを表
示する場合、グラフィックス表示バッファ(以後フレー
ムメモリと呼ぶ)K記憶された内容を表示タイミングに
応じてJ[久読み出し、それを直接ディスプレイに送用
することにより所望の表示を得ている。即ち、表示内容
と共にグラフィックスカーソルイメージをフレームメモ
1JKi:き込む事により、グラフィックスのカーソル
を1ドツ)(101i素)単位で表示させていたもので
ある。このカーソルを移動させる場合は、グラフィック
スカーソルイメージをフレームメモリに書き込む前に書
き込み位置のグラフィックスイメージを1度別メモリに
退避(5AVE ) L、グラフィックスカーソルイメ
ージを薔き込んでおき、移動毎に、この5AVEイメー
ノを再度フレームメモリに転送(LOAD )L、た後
、移動後の位置のグラフィックスイメージを別メモリに
5AVE L、移動位置相当のフレームメモリにグラフ
ィックスカーソルイメージを書き込んでいた。
スカール等グラフィックスカーソルドットイメーゾを表
示する場合、グラフィックス表示バッファ(以後フレー
ムメモリと呼ぶ)K記憶された内容を表示タイミングに
応じてJ[久読み出し、それを直接ディスプレイに送用
することにより所望の表示を得ている。即ち、表示内容
と共にグラフィックスカーソルイメージをフレームメモ
1JKi:き込む事により、グラフィックスのカーソル
を1ドツ)(101i素)単位で表示させていたもので
ある。このカーソルを移動させる場合は、グラフィック
スカーソルイメージをフレームメモリに書き込む前に書
き込み位置のグラフィックスイメージを1度別メモリに
退避(5AVE ) L、グラフィックスカーソルイメ
ージを薔き込んでおき、移動毎に、この5AVEイメー
ノを再度フレームメモリに転送(LOAD )L、た後
、移動後の位置のグラフィックスイメージを別メモリに
5AVE L、移動位置相当のフレームメモリにグラフ
ィックスカーソルイメージを書き込んでいた。
(発明が解決しようとする問題点)
上述した動作はグラフィックスカーソkfflk動毎に
行なわねばならず、従ってプロセッサの負荷が大きくな
っていた。特に、マルチウィンドシステムでは表示位置
に対応したフレームメモリの内容t−8AVE 、 L
OADするため、画面上のグラフィックスカーソル位置
からフレームメモリアドレスを計算する必要があシ、余
計に負荷が増大する。またグラフィックスイメージを加
工する場合、その位置にグラフィックスカーソルが表示
されていると、フレームメモリは変更されてもS AV
Eされたイメージは変亜されないため、グラフィックス
カーソルを移動して5AVEI:されたイメージをLO
ADすると、変更されていないイメージがLOADされ
るため余分なデータが表示される。
行なわねばならず、従ってプロセッサの負荷が大きくな
っていた。特に、マルチウィンドシステムでは表示位置
に対応したフレームメモリの内容t−8AVE 、 L
OADするため、画面上のグラフィックスカーソル位置
からフレームメモリアドレスを計算する必要があシ、余
計に負荷が増大する。またグラフィックスイメージを加
工する場合、その位置にグラフィックスカーソルが表示
されていると、フレームメモリは変更されてもS AV
Eされたイメージは変亜されないため、グラフィックス
カーソルを移動して5AVEI:されたイメージをLO
ADすると、変更されていないイメージがLOADされ
るため余分なデータが表示される。
本発明は上記事情に鑑みてなされたものであり、グラフ
ィックスカーソルイメージを表示回路最終段で合放し、
フレームメモリ上でのデータ加工を不要とすることによ
シプロセッサ、ソフトウェアの負荷を低減したグラフィ
ックス表示装置を提供することを目的とする。
ィックスカーソルイメージを表示回路最終段で合放し、
フレームメモリ上でのデータ加工を不要とすることによ
シプロセッサ、ソフトウェアの負荷を低減したグラフィ
ックス表示装置を提供することを目的とする。
[発明の構成コ
(問題点を解決する丸めの手段と作用)本発明は、上述
したグラフィックス表示装置に1表示すべきグラフィッ
クスドツトイメージとグラフィックスカーソルドツトイ
メージの論理積をとったパターンデータ及び論理利金と
ったノ9ターンデータが保存されるグラフィックスカー
ソルメモリを付加し、カーソルの表示位置が設定される
レジスタの値と表示タイミングとの関係を逐次チェック
し、異なった場合、フレームメモリに格納されたグラフ
ィックスビットイメージを選択出力し、合致したとき、
グラフィックスカーソルメモリに記憶されたそれぞれの
ノ4ターンに従がいフレームメモリに格納された表示デ
ータを合成出力し、所望の表示を得る構成とし念。
したグラフィックス表示装置に1表示すべきグラフィッ
クスドツトイメージとグラフィックスカーソルドツトイ
メージの論理積をとったパターンデータ及び論理利金と
ったノ9ターンデータが保存されるグラフィックスカー
ソルメモリを付加し、カーソルの表示位置が設定される
レジスタの値と表示タイミングとの関係を逐次チェック
し、異なった場合、フレームメモリに格納されたグラフ
ィックスビットイメージを選択出力し、合致したとき、
グラフィックスカーソルメモリに記憶されたそれぞれの
ノ4ターンに従がいフレームメモリに格納された表示デ
ータを合成出力し、所望の表示を得る構成とし念。
このことによシカ−ツル移動に際し、フレームメモリ上
でのデータ加工が不要となシ、従りてプロセッサの負担
が大幅に軽減される。
でのデータ加工が不要となシ、従りてプロセッサの負担
が大幅に軽減される。
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。
する。
第1図は本発明の実施例を示すブロック図である。図に
おいて、1ノはシステム全体をコントロールするプロセ
ッサであシ、後述するフレームメモリ12VCグラフイ
ツクスドツトイメーソを、グラフィックスカーソルメモ
リ13.14にグラフィックスカーソルドツトイメージ
を、そしてビデオ合成回路15内蔵のレジスタ(図示せ
ず)にグラフィックスカーソル表示位置をそれぞれWR
I Tgする。12は表示すべきグラフィックスドツト
イメージを保存するフレームメモリ、12はグラフィッ
クスカーソルドツトイメージと上記グラフィックスドツ
トイメージとANDをとった結果が保存されるグラフィ
ックスカーソルメモリ(ANI) ) 。
おいて、1ノはシステム全体をコントロールするプロセ
ッサであシ、後述するフレームメモリ12VCグラフイ
ツクスドツトイメーソを、グラフィックスカーソルメモ
リ13.14にグラフィックスカーソルドツトイメージ
を、そしてビデオ合成回路15内蔵のレジスタ(図示せ
ず)にグラフィックスカーソル表示位置をそれぞれWR
I Tgする。12は表示すべきグラフィックスドツト
イメージを保存するフレームメモリ、12はグラフィッ
クスカーソルドツトイメージと上記グラフィックスドツ
トイメージとANDをとった結果が保存されるグラフィ
ックスカーソルメモリ(ANI) ) 。
13は上記グラフィックスドツトイメージとグラフィッ
クスカーソルドツトイメージとOR条件をとっfczJ
?ターンが保存されるグラフィックスカーソルメモリ(
OR)である。15はグラフィックスカーソルメモリ表
示位置レジスタを内蔵し、フレームメモリ11田力であ
るグラフィックスイメージと、グラフィックスカーソル
メモリ12.13出力であるグラフィックスカーソルイ
メージ(AND。
クスカーソルドツトイメージとOR条件をとっfczJ
?ターンが保存されるグラフィックスカーソルメモリ(
OR)である。15はグラフィックスカーソルメモリ表
示位置レジスタを内蔵し、フレームメモリ11田力であ
るグラフィックスイメージと、グラフィックスカーソル
メモリ12.13出力であるグラフィックスカーソルイ
メージ(AND。
0R)t−合成してビデオ信号を出力するビデオ合成回
路、16はビデオ信号を表示するディスプレイである。
路、16はビデオ信号を表示するディスプレイである。
尚、101はシステムバスであり102はグラフィック
スイメージデータ、103はグラフィックスカーソルデ
ータ(ANDパターン)、104はグラフィックスカー
ソルイメージデータ(ORノザターン)105はビデオ
信号がそれぞれ伝播するラインであ)、106,107
,108はビデオの出力タイミングに対応してビデオ合
成回路14よシ出されるアドレスが伝播するラインであ
る。
スイメージデータ、103はグラフィックスカーソルデ
ータ(ANDパターン)、104はグラフィックスカー
ソルイメージデータ(ORノザターン)105はビデオ
信号がそれぞれ伝播するラインであ)、106,107
,108はビデオの出力タイミングに対応してビデオ合
成回路14よシ出されるアドレスが伝播するラインであ
る。
第2図は本発明実施例の動作を表示画面上に概念的に示
した図であシ、(a)はグラフィックスドツトイメージ
を保存するフレームメモリ11の内容。
した図であシ、(a)はグラフィックスドツトイメージ
を保存するフレームメモリ11の内容。
(b)はグラフィックスカーソルビットイメージを保存
するグラフィックスカーソルメモ1212の内AND
パターンの内容、(C)はグラフィックスカーソルビッ
トイメージを保存するグラフィックスカーソルメモリ1
3.の内、 Q R/量ターンの内容t (d)は合成
され、CRTディスプレイ15に表示されたイメージを
示す。
するグラフィックスカーソルメモ1212の内AND
パターンの内容、(C)はグラフィックスカーソルビッ
トイメージを保存するグラフィックスカーソルメモリ1
3.の内、 Q R/量ターンの内容t (d)は合成
され、CRTディスプレイ15に表示されたイメージを
示す。
以下、本発明実施例の動作について詳細に説明する。ま
ず、フレームメモリ12にはグラフィックスのピットイ
ターンが保存されており、グラフィックスカーソルメモ
リ(AND ) 13にはグラフィックスカーソルのA
ND ノ4’ターン(非表示部分)イメージが保存され
ており、グラフィックスカーソルメモリ(OR)J 4
にはグラフィックスカーソルのORパターン(カーソル
パターンli2示部分)イメージが保存されていること
は上述したとおシである。
ず、フレームメモリ12にはグラフィックスのピットイ
ターンが保存されており、グラフィックスカーソルメモ
リ(AND ) 13にはグラフィックスカーソルのA
ND ノ4’ターン(非表示部分)イメージが保存され
ており、グラフィックスカーソルメモリ(OR)J 4
にはグラフィックスカーソルのORパターン(カーソル
パターンli2示部分)イメージが保存されていること
は上述したとおシである。
上記3つのイメージをビデオ出力段で合成して表示する
わけであるが、このカーソルの位置はビデオ合成回路1
5内蔵のグラフィックスカーソル表示位置レジスタX方
向、Y方向ともドツト単位で設定されておシ、この表示
タイミニ/グでグラフィックスカーソルノ量ターンに対
応して表示データをセレクトして表示する。まず、グラ
フィックスカーソルメモリ13から読出されるAND/
4ターンカw (L w、グラフィックスカーソルメモ
リ14から読出されるO R/#ターンが10”の場合
、フレームメモリ12から得られるグラフィックスドツ
トイメージがセレクトされる。AND )fターンが@
l”z OR/母ターンが“0”の場合は、非表示(黒
色表示) 、 ANDパターンが″″1’OR/f1’
ORパターンはカーソルビットイメージがセレクトされ
る。
わけであるが、このカーソルの位置はビデオ合成回路1
5内蔵のグラフィックスカーソル表示位置レジスタX方
向、Y方向ともドツト単位で設定されておシ、この表示
タイミニ/グでグラフィックスカーソルノ量ターンに対
応して表示データをセレクトして表示する。まず、グラ
フィックスカーソルメモリ13から読出されるAND/
4ターンカw (L w、グラフィックスカーソルメモ
リ14から読出されるO R/#ターンが10”の場合
、フレームメモリ12から得られるグラフィックスドツ
トイメージがセレクトされる。AND )fターンが@
l”z OR/母ターンが“0”の場合は、非表示(黒
色表示) 、 ANDパターンが″″1’OR/f1’
ORパターンはカーソルビットイメージがセレクトされ
る。
以下、詳細に説明する。まずプロセッサ11は。
表示すべきグラフィックスビットイメージを7レームメ
モリ12に、グラフィックスカーソルビットイメージを
グラフィックスカーソルメモリ13゜14に、グラフィ
ックスカーソル表示位置をビデオ合成回路15内蔵のレ
ジスタにそれぞれシステムパス101を介して書き込む
。ビデオ合成回路15はディスプレイのタイミングをコ
ントロールして、表示タイミングに合ったアドレスを各
メモリ12.13.14に対して出力する。このアドレ
スにより指定されたイメージデータがそれぞれビデオ合
成回路15に入力され、ビデオ合成回路15これらイメ
ージデータ(グラフィックスビットイメージ、グラフィ
ックスカーソルイメージ(AND ) 、グラフィック
スカーソルイメージ(OR)を合成してディスプレイ1
6に対してビデオ情報として出力する。
モリ12に、グラフィックスカーソルビットイメージを
グラフィックスカーソルメモリ13゜14に、グラフィ
ックスカーソル表示位置をビデオ合成回路15内蔵のレ
ジスタにそれぞれシステムパス101を介して書き込む
。ビデオ合成回路15はディスプレイのタイミングをコ
ントロールして、表示タイミングに合ったアドレスを各
メモリ12.13.14に対して出力する。このアドレ
スにより指定されたイメージデータがそれぞれビデオ合
成回路15に入力され、ビデオ合成回路15これらイメ
ージデータ(グラフィックスビットイメージ、グラフィ
ックスカーソルイメージ(AND ) 、グラフィック
スカーソルイメージ(OR)を合成してディスプレイ1
6に対してビデオ情報として出力する。
表示タイミングがビデオ合成回路15内蔵のグラフィッ
クスカーソル表示位置レジスタで指定されたグラフィッ
クスカーソル表示位置と異なる場合はグラフィックスピ
ットイメージが常にセレクトされディスプレイ16に出
力される。一方、表示タイミングがグラフィックスカー
ソル表示位置と一致した場合はグラフィックスカーソル
ビットイメージによって表示データがセレクトされる。
クスカーソル表示位置レジスタで指定されたグラフィッ
クスカーソル表示位置と異なる場合はグラフィックスピ
ットイメージが常にセレクトされディスプレイ16に出
力される。一方、表示タイミングがグラフィックスカー
ソル表示位置と一致した場合はグラフィックスカーソル
ビットイメージによって表示データがセレクトされる。
グラフィックスカーソルANDノ々ターンが′0#。
ORノ量ターンがO”の場合はグラフィックスピットイ
メージがセレクトされ、AND /’ターンが″1’、
OR−’ターンが′O”の場合はノンセレクト(″02
データセレクト) 、 AND/#ターンが“1”、
Q fl−臂ターンが′1”の場合はカーソルデータが
セレクト(11”データセレクト)される。
メージがセレクトされ、AND /’ターンが″1’、
OR−’ターンが′O”の場合はノンセレクト(″02
データセレクト) 、 AND/#ターンが“1”、
Q fl−臂ターンが′1”の場合はカーソルデータが
セレクト(11”データセレクト)される。
[発明の効果コ
以上説明の様に本発明に従えば、カーソル移動に際し、
フレームメモリに薔込まれた内容を加工する必要がなく
なるため、プロセッサの負担が低減される。
フレームメモリに薔込まれた内容を加工する必要がなく
なるため、プロセッサの負担が低減される。
第1図は本発明の実施例を示すブロック図、第2図は本
発明実施例の動作を概念的に示す図である。 11・・・プロセッサ、12・・・フレームメモリ、1
3.14・・・グラフィックスカーソルメモリ、15・
・・ビデオ合成回路。 出願人代理人 弁理士 鈴 江 武 彦第1図
発明実施例の動作を概念的に示す図である。 11・・・プロセッサ、12・・・フレームメモリ、1
3.14・・・グラフィックスカーソルメモリ、15・
・・ビデオ合成回路。 出願人代理人 弁理士 鈴 江 武 彦第1図
Claims (1)
- 表示すベきグラフィックスドットイメージが保存される
フレームメモリと、ここに保存されるグラフィックスド
ットイメージとグラフィックスカーソルドットイメージ
の論理積パターンが保存される第1のグラフィックスカ
ーソルメモリと上記グラフィックスドットイメージとグ
ラフィックスカーソルドットイメージの論理和パターン
が保存される第2のグラフィックスカーソルメモリと、
グラフィックスカーソルの表示位置が設定されるレジス
タの値と表示タイミングとの関係を逐次チェックし、異
なる場合上記フレームメモリに格納されたグラフィック
スビットイメージが選択され、合致したとき、上記第1
、第2のグラフィックスカーソルメモリに記憶されたグ
ラフィックスカーソルイメージに従がいフレームメモリ
に格納された表示データを合成出力するビデオ合成回路
とを具備することを特徴とするグラフィックスイメージ
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61231809A JPS6385927A (ja) | 1986-09-30 | 1986-09-30 | グラフイツクスイメ−ジ表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61231809A JPS6385927A (ja) | 1986-09-30 | 1986-09-30 | グラフイツクスイメ−ジ表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6385927A true JPS6385927A (ja) | 1988-04-16 |
Family
ID=16929357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61231809A Pending JPS6385927A (ja) | 1986-09-30 | 1986-09-30 | グラフイツクスイメ−ジ表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6385927A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128285A (ja) * | 1984-11-27 | 1986-06-16 | 株式会社 アスキ− | 表示装置 |
-
1986
- 1986-09-30 JP JP61231809A patent/JPS6385927A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128285A (ja) * | 1984-11-27 | 1986-06-16 | 株式会社 アスキ− | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005591A (en) | Method and apparatus for increasing video data bandwidth by comparing video data for redundancy | |
JPS59231591A (ja) | 画像表示装置 | |
JPH05249953A (ja) | 画像表示装置 | |
JPH087710B2 (ja) | ビデオ・ランダム・アクセス・メモリ | |
JPS6385927A (ja) | グラフイツクスイメ−ジ表示装置 | |
JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
JP2899838B2 (ja) | 記憶装置 | |
JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
JPS6035075B2 (ja) | Crt表示装置 | |
JP2922519B2 (ja) | ビデオ合成装置 | |
JPS60251431A (ja) | メモリ表示装置 | |
JPS61251897A (ja) | 画像処理装置 | |
JPS62113193A (ja) | 記憶回路 | |
JPS5870276A (ja) | ビデオメモリの書込み,読出し方法 | |
JPS6218595A (ja) | 表示装置 | |
KR0148894B1 (ko) | 그래픽스 가속 시스템 | |
JPS6146978A (ja) | Crt表示装置 | |
JPS63245716A (ja) | マルチウインドウ表示装置 | |
JPS6122391A (ja) | 表示装置の複写制御方式 | |
JPH04151195A (ja) | 画像表示装置 | |
JPS6132136A (ja) | 画像表示装置 | |
JPS612191A (ja) | 表示画面の部分スクロ−ル回路 | |
JPH0728443A (ja) | フレームメモリの制御方法 | |
JPH0528396B2 (ja) | ||
JPH0632041B2 (ja) | 奥行き情報バツフア制御装置 |