JPS6384346A - 通信デ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、可変長のシリアルデータブロックを受信し
て同データブロックを所定データ長単位にパラレルデー
タに変換し、その都度その変換データを先入れ先出し方
式のデータバッファに積む通信データ制御装置に関する
。

（従来の技術） この種の通信データ制御装置は、一般に第３図に示づ゛
ようにシリアル／パラレル変換部（以下、Ｓ／Ｐ変換部
と称する）１１を有している。Ｓ／Ｐ変換部１１は、通
信回線のシリアルデータライン２１を介して転送される
可変長のシリアルデータブロックを受信すると、その受
信データブロックを所定データ長くワード）単位にパラ
レルデータに変換し、その都度その変換データ（ワード
データ）をパラレルデータライン２２に出力する。同時
にＳ／Ｐ変換部１１は、データ出力を示すストローブ信
号をストローブ信号ライン２３に出力する。またＳ／Ｐ
変換部１１は、上記のデータブロック受信期間中、その
旨を示す受信状態信号を受信状態信号ライン２４に出力
する。終了検出回路１２は、上記受信状態信号を受け、
その信号によりＳ／Ｐ変換部１１における１データブロ
ック受信終了を検出し、その旨を示す論理ｔｉ　１　＋
＋の終了状態信号をＳ／Ｐ変換部１１からの１デ一タブ
ロツク内最終ワード出力時に終了状態信号ライン２５に
出力する。

さて、Ｓ／Ｐ変換部１１から出力された信号ライン２３
上のストローブ信号は制御部１３に供給される。

制御部１３は、このストローブ信号に応じ、先入れ先出
しくファースト・イン・ファースト・アウト）方式のデ
ータバッファ（以下、ＦＩＦＯバッファと称する）１４
への書込み制御を制御ライン２６を介して行なう。これ
により、Ｓ／Ｐ変換部１１から出力されたパラレルデー
タライン２２上のワードデータと終了検出回路１２から
出力された終了状態信号ライン２５上の終了状態信号と
の連結情報（即ち、１データブロック内ワードに、同ワ
ードが１データブロック内最終ワードであるか否かを示
す終了状態ビットが付加されたデータ）が、ＦＩＦＯバ
ッファ１４に積まれる。したがって、例えばデータブロ
ックＡ、Ｂが順に受信された場合におけるＦＩＦ○バッ
ファ１４内デー少データ格納状態−タブロックＡの各ワ
ードを先頭よりＡＩ、・・・Ａｎ、データブロックＢの
各ワードを先頭よりＢ１．・・・Ｂｍとすると、第４図
に示される通りとなり、データブロックＡ、Ｂの各最終
ワードＡｎ　、３ｍにのみ論理ｉ＋　１　＋＋の終了状
態ビットが付加される。

Ｓ／Ｐ変換部１１は、データブロック受信に関する伝送
エラー等の各種ステータスを示すステータス情報をステ
ータスライン２７に出力している。このステータスライ
ン２７上のステータス情報は、終了検出回路１２から出
力される信号ライン２５上の終了状態信号に応じ、該当
データブロックの最終ワードのＦＩＦＯバッファ１４内
積込み時にレジスタファイル１５内のルジスタに保持さ
れる。したがって、第４図に示すようにデータブロック
Ａ、ＢがＦＩＦＯバッファ１４に格納された状態では、
データブロックＡ受信に関するステータス情報をＳＡ、
データブロックＢ受信に関するステータス情報をＳｅと
すると、レジスタファイル１５内ステータス情報保持状
態は第５図に示される通りとなる。

ＦＩＦＯバッファ１４へのデータ書込みが行なわれ、同
バッファ１４からのデータ出力が可能となると、ＦＩＦ
Ｏバッファ１４から制御部１３に対し出力可信号ライン
２８経由で出力可信号が出力される。

これにより制御部１３は、制御ライン２６を介してＦＩ
ＦＯバッファ１４に対する読出し制御を行なう。

この結果、ＦＩＦＯバッファ１４から、データブロック
内ワードデータおよび同データに付加された終了状態ビ
ットが読出され、ワードデータはデータライン２９に、
終了状態ビットは終了状態通知ライン３０に、それぞれ
出力される。同時に、制御部１３からストローブ信号ラ
イン３１に、データライン２９へのデータ出力を示すス
トローブ信号が出力される。もし、データライン２９に
出力されたワードデータが１データブロック内の最終ワ
ードである場合には、終了状態通知ライン３０に読出さ
れる終了状態ビットは論理１１１　＋＋のはずである。

この場合、制御部１３はＦＩＦＯバッファ１４からの１
データブロック読出しが終了したことを判断し、同ブロ
ックに対応するステータス情報を制御ライン３２を介し
てレジスタファイル１５から読込む。

上記したように第３図に示す従来の通信データ制御１１
ｖＲ置では、受信データブロックに関するステータス情
報はレジスタファイル１５に格納されるようになってい
た。このため、ＦＩＦＯバッファ１４に格納可能なデー
タブロック数分のステータス情報格納用レジスタが必要
であり、レジスタ格納のための制御も必要となる問題が
あった。

（発明が解決しようとする問題点） 上記したように従来は、受信データブロックのステータ
ス情報を格納するためのレジスタ群を必要とし、したが
ってレジスタ群に対する読出し／書込み制御も必要とな
る問題があった。

この発明は上記事情に鑑みてなされたものでその目的は
、受信データブロック格納用の先入れ先出し方式のデー
タバッファ（ＦＩＦＯバッファ）が受信データブロック
のステータス情報格納にも兼用でき、もってハードウェ
ア構成の簡略化および制御の簡略化が図れる通信データ
制御装置を提供することにある。

［発明の構成］ （問題点を解決するための手段と作用）この発明は、受
信データブロックのステータス情報にデータブロック終
了状態を示すビットを付加し、同ブロックの最終ワード
に続けて先入れ先出し方式のデータバッファ（ＦＩＦＯ
バッファ）に書込むようにすることにより、ステータス
情報格納用レジスタ群を用いることなくステータス情報
が格納でき、しかもデータバッファからのデータ読出し
においてデータブロック終了状態を示すビットを検出す
ることにより、データブロック境界と同ブロックのステ
ータス情報の認識を可能とし、受信データブロック格納
用データバッフ１をステータス情報格納用に兼用するこ
とによる不都合が生じないようしたものである。

（実施例） 以下、この発明の一実施例を図面を参照して説明する。

なお、第３図と同一部分には同一符号を付して詳細な説
明を省略づる。第１図は通信データ制御装置のブロック
構成を示すもので、４１はＳ　／’　Ｐ変換部１１から
出力されるパラレルデータライン２２上のデータ（ワー
ドデータ）またはＳ／Ｐ変換部１１から出力されるステ
ータスライン２７上のステータス情報のいずれか一方を
終了状態信号ライン２５上の終了状態信号に応じて選択
するセレクタである。セレクタ４１の出力データは、デ
ータライン５１を介してＦＩＦＯバッファ１４に供給さ
れるようになっている。

４２はＳ／Ｐ変換部１１から出力される受信状態信号ラ
イン２４上の受信状態信号によりＳ／Ｐ変換部１１にお
ける１データブロック受信終了を検出し、その旨を示す
論理”　１　”の終了状態信号を終了状態信号ライン２
５上に出力する（第３図の終了検出回路１２と同様の）
終了検出回路である。この終了検出回路４２と第３図の
終了検出回路１２との違いは、第３図の終了検出回路１
２がＳ／Ｐ変換部１１からの１デ一タブロツク内最終ワ
ード出力時に論理１１１　Ｉ＋の終了状態信号を出力す
るのに対し、終了検出回路４２は上記最終ワードがＦＩ
ＦＯバッファ１４に積まれた後に論理ＩＩ　１　Ｉ＋の
終了状態信号を出力するようになっている点である。こ
の実施例において、終了検出回路４２からの終了状態信
号はセレクタ４１の選択制御信号としても用いられる。

４３はＦＩＦＯバッファ１４に対する書込み／続出し制
御を行なう第３図の制御部１３と同様の制御部である。

制御部４３は、ストローブ信号ライン２３、受信状態信
号ライン２４、制御ライン２６、出力可信号ライン２８
、終了状態通知ライン３０およびストローブ信号ライン
３１に接続されている。この制御部４３は、１データブ
ロック内最終ワードのＦＩＦＯバッファ１４への書込み
制御を行なった後に更に１回分の書込み制御を行なうよ
うになっている点で、第３図の制御部１３と異なってい
る。また、この実施例では、後述するように第３図のレ
ジスタファイル１５などステータス情報格納用の専用の
レジスタ群を必要としないので、制御部４３はそのため
の制御機能を必要としない。

次に、第１図の構成の動作を説明する。Ｓ／Ｐ変換部１
１は、通信回線のシリアルデータライン２１を介して転
送される可変長のシリアルデータブロックを受信すると
、その受信データブロックを所定データ長くワード）単
位にパラレルデータに変換し、その都度その変換データ
（ワードデータ）をパラレルデータライン２２に出力す
る。同時にＳ／Ｐ変換部１１は、データ出力を示すスト
ローブ信号をストローブ信号ライン２３に出力する。ま
たＳ／Ｐ変換部１１は、上記のデータブロック受信期間
中、その旨を示す論理“１”の受信状態信号を受信状態
信号ライン２４に出力する。終了検出回路４２は、受信
状態信号ライン２４上の受信状態信号を受け、その信号
をもとにＳ／Ｐ変換部１１における１データブロック受
信終了の検出を行なう。そして終了検出回路４２は、Ｓ
／Ｐ変換部１１における１データブロック受信終了を検
出した場合には、同データブロックの最終ワードがＦＩ
ＦＯバッファ１４に積まれた後に終了状態信号ライン２
５上の終了状態信号を所定期間だけ論理１１１　ＩＩに
する。したがって、少なくともＳ／Ｐ変換部１１の受信
動作中は、終了状態信号ライン２５上の終了状態信号は
論理１１０　ＩＩとなってる。

終了状態信号ライン２５上の終了状態信号は、セレクタ
４１の選択制御端子Ｓに導かれる。セレクタ４１は、終
了状態信号が論理“０″の場合、Ｓ／Ｐ変換部１１から
変換出力されるパラレルデータライン２２上のワードデ
ータを選択する。セレクタ４１により選択されたデータ
（ここではデータブロック内ワードデータ）は、データ
ライン５１を介してＦＩＦＯバッファ１４に導かれる。

このＦＩＦＯバッファ１４には、終了状態信号ライン２
５上の終了状態信号も終了状態ビットとして導かれる。

さて、Ｓ／Ｐ変換部１１からワードデータ出力と同時に
ストローブ信号ライン２３に出力されたストローブ信号
は制御部４３に導かれる。制御部４３は、このストロー
ブ信号に応じ、制御ライン２６を介してＦＩＦＯバッフ
ァ１４への書込み制御を行なう。

これにより、セレクタ４１から選択出力されたデータラ
イン５１上のワードデータと終了検出回路４２ｈ）ら出
力された終了状態信号ライン２５上の論理゛Ｏ″の終了
状態信号（論理“０″の終了状態ビット）との連結情報
が、ＦＩＦＯバッファ１４に積まれる。

以上の動作がワード毎に繰返され、やがてＳ／Ｐ変換部
１１からパラレルデータライン２２上にデータブロック
内最終ワードが出力され、同時にステータスライン２７
上にストローブ信号が出力されたものとする。このとき
、受信状態信号ライン２４上の受信状態信号はＳ／Ｐ変
換部１１により論理１１０　ＩＩにされる。終了検出回
路４２は、受信状態信号ライン２４上の受信状態信号が
論理“ＯＩＩとなると、Ｓ／Ｐ変換部１１からの最終ワ
ード出力（したがってＳ／Ｐ変換部１１の１デ一タブロ
ツク受信動作終了）を判断する。しかし、この状態では
、終了検出回路４２は（第３図の終了検出回路１２と異
なって）終了状態信号ライン２５上の終了状態信号を論
理１１１　ＩＴにしない。終了状態信号ライン２５上の
終了状態信号が論理１１　ＯＩＩの場合、セレクタ４１
はパラレルデータライン２２上のデータを選択すること
から、Ｓ／Ｐ変換部１１からパラレルデータライン２２
上に出力されたデータブロック内最終ワードは、セレク
タ４１およびデータライン５１を介してＦＩＦＯバッフ
ァ１４に導かれる。このとき、このＦＩＦＯバッファ１
４には、終了状態信号ライン２５上の論理１１０　ＩＩ
の終了状態信号も導かれる。ＦＩＦＯバッファ１４に導
かれたブロック内最終ワードおよび論理１１０　ＩＴの
終了状態信号（終了状態ビット）は連結され、（上記の
最終ワード出力時にＳ／Ｐ変換部１１からストローブ信
号ライン２３に出力されたストローブ信号に基づく）制
御部４３の書込み制御により、ＦＩＦ○バッファ１４に
積まれる。以上の説明から明らかなように、この実施例
では、ＦＩＦＯバッファ１４に積まねる受信データブロ
ックの先頭ワードから最終ワードまでの各ワードには、
いずれも論理１１０　ＩＩの状態終了ビットが付加され
る。

終了検出回路４２は、前記したように受信状態信号ライ
ン２４上の受信状態信号の論理１１０１１への遷移によ
りＳ／Ｐ変換部１１からの最終ワード出力（Ｓ／Ｐ変換
部１１の１デ一タブロツク受信動作終了）を判断すると
、上記最終ワードがＦＩＦＯバッファ１４に積まれるの
を持って、終了状態信号ライン２５上の終了状態信号を
所定期間だけ論理“１″にする。このときステータスラ
イン２７には、上記最終ワードを含むデータブロックに
関するステータス情報が出力されている。セレクタ４１
は、終了状態信号ライン２５上の終了状態信号が論理゛
１″となると、Ｓ／Ｐ変換部１１からステータスライン
２７上に出力されているステータス情報をデータライン
５１上に選択出力する。したがって、ＦＩＦＯバッファ
１４にデータブロック内最終ワードが積まれた後は、同
データブロックに関するデータライン５１上のステータ
ス情報と終了状態信号ライン２５上の論理１１１　＋１
の終了状態信号とがＦＩＦＯバッファ１４に導かれる。

受信状態信号ライン２４上の受信状態信号は、終了検出
回路４２の他に制御部４３にも導かれる。制御部４３は
、受信状態信号ライン２４上の受信状態信号がＳ／Ｐ変
換部１１からの最終ワード出力時に論理”　ｏ　”に遷
移すると、終了検出回路４２と同様にしてＳ／Ｐ変換部
１１からの最終ワード出力（Ｓ／Ｐ変換部１１の１デ一
タブロツク受信動作終了）を判断する。この場合、制御
部４３は、Ｓ／Ｐ変換部１１からの最終ワード出力と同
時にストローブ信号ライン２３上に出力されるストロー
ブ信号に応じて上記したようにＦＩＦＯバッファ１４へ
の最終ワード書込み制御を行なった後、更に１回余分に
ＦＩＦＯバッファ１４に対する書込み制御を行なう。

これにより、このときＦＩＦＯバッファ１４に導かれて
いる（データライン５１上の）ステータス情報とく終了
状態信号ライン２５上の）論理１１１１１の終了状態信
号（状態終了ピッ１〜）との連結情報が、同バッファ１
４に積まれる。なお、ステータス情報のピット数がデー
タブロック内の各ワードのビット数より少ない場合には
、同ステータス情報はＦＩ’ＦＯバッファ１４内ワード
（ステータスワード）の一部としてＦＩＦＯバッファ１
４に積まれる。

上記したように、この実施例によれば、Ｓ／Ｐ変換部１
１により受信されたデータブロックの各ワードはそれぞ
れ論理“０″の終了状態ビットが付加された状態で、そ
の先頭ワードより順にＦＩＦＯバッファ１４に積まれる
。そして、受信データブロック内の最終ワードがＦＩＦ
Ｏバッファ１４に積まれると、同データブロックに関す
るステータス情報であって論理１１１　ＩＩの終了状態
ビットが付加されたステータス情報がＦＩＦＯバッファ
１４に積まれる。この論理“１″の終了状態ビットは、
同ビットが付加されたデータに先行するＦＩＦＯバッフ
ァ１４内ワードが１データブロックの最終ワードである
こと、即ちデータブロックの区切り（ブロック境界）を
示すと共に、同ビットが付加されたデータ（ワード）が
そのデータブロックに関するステータス情報であること
を示す。

以上の説明から、例えば従来例と同様に２つの可変長デ
ータブロックＡ、Ｂが順に受信された場合には、データ
ブロックＡの各ワードを先頭よりＡＩ、・・・Ａｎ、デ
ータブロックＢの各ワードを先頭よりＢ１．・・・Ｂ＋
ｎ、そしてデータブロックＡ。

Ｂに関するステータス情報をＳＡ、ＳＢとすると、ＦＩ
Ｆｏバッファ１４内デー少データ格納状態図に示される
通りとなり、データブロックＡ、Ｂのステータス情報Ｓ
Ａ、ＳＢにのみ論理゛１”の終了状態ビットが付加され
ることが理解されよう。

ＦＩＦＯバッファ１４へのデータ書込みが行なわれ、同
バッファ１４からのデータ出力が可能となるとく即ち、
ＦＩＦＯバッファ１４に積まれたワードが同バッファ１
４の出口までシフトされると）、ＦＩＦＯバッファ１４
から制御部１３に対し出力可信号ライン２８経由で出力
可信号が出力される。これにより制御部４３は、制御ラ
イン２６を介してＦＩＦＯバッファ１４に対する読出し
制御を行なう。

この結果、ＦＩＦＯバッファ１４から、ワードデータお
よび同データに付加された終了状態ビットが読出され、
ワードデータはデータライン２９に、終了状態ビットは
終了状態通知ライン３０に、それぞれ出力される。同時
に、制御部１３からス］・ローブ信号ライン３１に、デ
ータライン２９へのデータ出力を示すストローブ信号が
出力される。制御部４３は、ＦＩＦＯバッファ１４に対
する読出し制御を行なうと、ＦＩＦＯバッファ１４から
終了状態通知ライン３０に読出される終了状態ビットの
論理状態をチェックする。もし、終了状態通知ライン３
０上の終了状態ビットが論理“１″であれば、制御部４
３は、同ビットと同時にデータライン２９上に読出され
たワードデータがステータス情報（から成るステータス
ワード）であるものと判断する。また制御部４３は、論
理１１１　Ｉ＋の終了状態ビット検出により、同ビット
が付加されたワード（ステータス情報）に先行するワー
ドが１データブロックの最終ワードであること、即ちデ
ータブロックの区切り（境界）をも判断する。

［発明の効果コ 以上詳述したようにこの発明によれば、受信データブロ
ックのステータス情報にデータブロック終了状態を示す
ビットを付加し、同ブロックの最終ワードに続けて先入
れ先出し方式のデータバッファ（ＦＩＦＯバッファ）に
書込むようにしたので、ステータス情報格納用レジスタ
群を用いることなくステータス情報が格納できる。即ち
、この発明によれば、受信データブロック格納用のデー
タバッファが受信データブロックのステータス情報格納
にも兼用できるので、ハードウェア構成の簡略化および
制御の簡略化が図れる。しかもデータバッファからのデ
ータ読出しにおいてデータブロック終了状態を示すビッ
トを検出することにより、データブロック境界と同ブロ
ックのステータス情報の認識が可能であり、上記データ
バッファをステータス情報格納用に兼用することによる
不都合は何等生じない

【図面の簡単な説明】

第１図はこの発明の一実施例に係る通信データ制御装置
のブロック構成図、第２図は上記実流例におけるＦＩＦ
Ｏバッファ内デー少データ格納状態する図、第３図は従
来例を示すブロック構成図、第４図は上記従来例におけ
るＦＩＦＯバッファ内デー少データ格納状態する図、第
５図は上記従来例におけるレジスタファイル内データ（
ステータス情報）格納状態を説明する図である。 １１・・・シリアル／パラレル変換部（Ｓ／Ｐ変換部）
、１４・・・ＦＩＦＯバッファ（データバッファ）、２
３、３１・・・ストローブ信号ライン、２４・・・受信
状態信号ライン、２５・・・終了状態信号ライン、２７
・・・ステータスライン、３０・・・終了状態通知ライ
ン、４１・・・ゼレクタ、４２・・・終了検出回路、４
３・・・制御部。 第１図

Claims (1)

【特許請求の範囲】
1. 可変長のシリアルデータブロックを受信して同データブ
   ロックを所定データ長単位にパラレルデータに変換しそ
   の都度その変換データをストローブ信号と共に出力する
   シリアル／パラレル変換手段であって、上記データブロ
   ックの受信期間中にその旨を示す受信状態信号を出力す
   ると共に上記データブロック受信に関するステータス情
   報を出力するシリアル／パラレル変換手段と、このシリ
   アル／パラレル変換手段から出力される上記受信状態信
   号により上記シリアル／パラレル変換手段における１デ
   ータブロック受信終了を検出し、その旨を示す終了状態
   信号を所定期間出力する終了検出回路と、この終了検出
   回路からの終了状態信号に応じて選択動作を行なうセレ
   クタであって通常は上記シリアル／パラレル変換手段か
   らの変換データを選択し、上記終了状態信号により１デ
   ータブロック終了が示されている場合には上記シリアル
   ／パラレル変換手段からのステータス情報を選択するセ
   レクタと、このセレクタからの出力データと上記受信終
   了検出回路からの終了状態信号との連結データを一時格
   納するための先入れ先出し方式のデータバッファと、上
   記シリアル／パラレル変換手段から上記ストローブ信号
   が出力される毎およびシリアル／パラレル変換手段にお
   ける１データブロック受信終了毎に上記セレクタからの
   出力データと上記受信終了検出回路からの終了状態信号
   との連結データの上記データバッファへの書込みを制御
   するデータバッファ制御手段とを具備し、１データブロ
   ックの最終ワードの次に、同ブロック受信に関するステ
   ータス情報および同ブロック終了を示す終了状態信号と
   の連結データが上記データバッファに書込まれるように
   したことを特徴とする通信データ制御装置。