JPS6383892A - 処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、たとえばカードリーダ・ライタ（第１の電子
装置）から入力される命令データをＩＣカード（第２の
電子装Ｕ）が受取り、上記命令データ中に含まれる機能
コードを解読し、これに対応する一連の処理を実行した
後上記ＵＭ能コードを付加した処理結果を応答データと
してカードリーダ・ライタに出力する処理方式に関する
。

（従来の技術） 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよびＣＰＵ　（セントラル・プロセ
ッシング・ユニット）などの制御素子を有するＩＣチッ
プを内蔵したＩＣカードが開発されている。この種のＩ
Ｃカードは、通常、カードリーダ・ライタを用いて稼動
させるようになっていて、その稼働の際、命令データを
用いるのが一般的である。ＩＣカードは、受取った命令
データ中の機能コードを解読し、これに対応する一連の
処理を実行し、その処理結果を応答データとしてカード
リーダ・ライタに出力する。この際、応答データには入
力された命令データ中に含まれる機能コードを付加し、
カードリーダ・ライタとの間のシーケンスが乱れた場合
の防護措置を講じておく。これは、命令データの入力時
にバッフ？に格納された命令データ中の機能コード部分
を抽出し、これを出力時に応答データに付加していた。

しかし、このような方式では、カードリーダ・ライタか
らの命令データ中に機能コードが付加されていないなど
、命令データが不当なものであった場合、あるいは伝送
上のノイズなどで命令データが正常に受取れなかった場
合には、前記のようにバッファに格納された命令データ
中の機能コード部分を抽出するだけであったため、不当
なデータを機能コードとして出力してしまう。このため
、カードリーダ・ライタとＩＣカードとの間のシーケン
スが乱れた場合の防護が不可能になってしまうという欠
点があった。

（発明が解決しようとする問題点） 上記したように、第１の電子装置からの命令データが不
当なものであった場合、あるいは伝送上のノイズなどで
命令データが正常に受取れなかった場合には、不当なデ
ータを１能コードとして出力してしまうため、第１の電
子装置と第２の電子装置との間のシーケンスが乱れた場
合の防護が不可能になってしまうという欠点がある。

そこで、本発明は以上の欠点を除去するもので、第１の
電子装置からの命令データが不当なものであったり、あ
るいは伝送上のノイズなどで命令データが正常に受取れ
なかった場合にも、第１の電子装置と第２の電子装置と
の間のシーケンスの乱れが減少する処理方式を提供する
ことを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、第１の電子装置から入力される命令データを
第２の電子装置が受取り、上記命令データ中に含まれる
機能コードを解読し、これに対応する一連の処理を実行
した後上記は能コードを付加した処理結果を応答データ
として上記第１の電子装置に出力する処理方式において
、上記第２の電子装置は上記第１の電子装置から命令デ
ータを受取った際、上記機能コードが入力されたか否か
を判定する判定手段を具備し、この判定手段が上記閤能
コードが入力されなかったと判定したときには特定情報
を付加した処理結果を応答データとして上記第１の電子
装置に出力することを特徴としている。

（作用） 命令データを入力する際、機能コードが全て受付けられ
たか否かの判定を行ない、受付けられていなければ応答
データ中の機能コード部分に特定情報を割付けることに
より、不当なデータを機能コードとして出力することが
なくなる。したがって、第１の電子装置からの命令デー
タが不当なものであったり、あるいは伝送上のノイズな
どで命令データが正常に受取れなかった場合にも、第１
の電子装置と第２の１子装置との間のシーケンスの乱れ
が減少する。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１０図は本発明に係るＩＣカードが適用される、たと
えばホームバンキングシステムあるいはショッピングシ
ステムなどの端末装置として用いられるカード取扱装置
の構成例を示すものである。

すなわち、この装置は、ＩＣカード１をカード処理装置
としてのカードリーダ・ライタ２を介してＣＰＵなどか
らなる制御部３と接続可能にするとともに、制御部３に
キーボード４、ＣＲＴディスプレイ装置５、プリンタ６
およびフロッピィディスク装置７を接続して構成される
。

ＩＣカード１は、ユーザが保持し、たとえば商品購入な
どの際にユーザのみが知得している暗証番号の参照や必
要データの蓄積などを行なうもので、第８図にその機能
ブロックを示すように、リード・ライト部１１、暗証設
定・暗証照合部１２、および暗号化・凌号化部１３など
の基本１能を実行する部分と、これらの基本機能を管理
するスーパバイザ１４とで構成されている。リード・ラ
イト部１１は、カードリーダ・ライタ２との間でデータ
を読出し、自込み、あるいは消去を行なう機能である。

暗証設定・暗証照合部１２は、ユーザが設定した暗証番
号の記憶および読出禁止処理を行なうとともに、暗証番
号の設定後にその暗証番号の照合を行ない、以後の処理
の許可を与える殿能である。暗号化・復号化部１３は、
たとえば通信回線を介して制御部３から他の端末装置へ
データを送信する場合の通信データの漏洩、偽造を防止
するための暗号化や暗号化されたデータの復号化を行な
うものであり、たとえばＤＥＳ　（Ｄａｔａ　　Ｅｎｃ
ｒｙｐｔｉｏｎ　　５ｔａｎｄａｒｄ＞など、充分な暗
号強度を有する暗号化アルゴリズムにしたがってデータ
処理を行なう機能である。

スーパバイザ１４は、カードリーダ・ライタ２から入力
された機能コードもしくはデータの付加された機能コー
ドを解読し、前記基本機能のうち必要な機能を選択して
実行させる機能である。

これらの諸機能を発揮させるために、ＩＣカード１は例
えば第７図に示すように、制御素子（たとえばＣＰＵ）
１５、記憶内容が消去可能な不揮発性のデータメモリ１
６、プログラムメモリ１７、およびカードリーダ・ライ
タ２との電気的接触を得るためのコンタクト部１８によ
って構成されており、これらのうち破線内の部分（制御
素子１５、データメモリ１６、プログラムメモリ１７）
は１つのＩＣチップで構成されている。プログラムメモ
リ１７は、たとえばマスクＲＯＭで構成されており、前
記各基本機能を実現するサブルーチンを備えた制御素子
１５の制御プログラムを記憶するものである。データメ
モリ１６は各種データの記憶に使用され、たとえばＥＥ
ＰＲＯＭで構成されている。

カードリーダ・ライタ２は、ＩＣカード１と制御部３と
の間では能コードやデータの授受を行なうものである。

具体的には、第９図に示すように、図示しないカード挿
入口に挿入されたＩＣカード１を所定の位置まで搬送す
る搬送機構２１、所定の位置にセットされたＩＣカード
１のコンタクト部１８に電気的に接触されるコンタクト
部２２、全体の制御を司るＣＰＵなどからなる制υ１回
路２３、制御回路２３と制御部３との間で命令データや
応答データの授受を行なうための入出力インタフェイス
回路２４、およびデータを記憶するデータメモリ２５な
どから構成されている。

次に、このような構成において動作を説明する。

まず、カードリーダ・ライタ２は第３図に示すフローチ
ャートにしたがって動作する。すなわち、定常状態にお
いては制御部３からの命令データ待ち状態となっている
。制御部３から命令データが入力されると、制御回路２
３はＩＣカード１が実行中であるか否かを確認し、実行
中である場合には多重命令データエラーを意味する応答
データを制御部３に出力し、再び命令データ待ち状態に
戻る。ＩＣカード１が実行中でない場合には、制御回路
２３はＩＣカード１に命令データを出力し、ＩＣカード
１からの応答データ待ち状態となる。

ＩＣカード１からの応答データがあると、制御回路２３
は制御部３に応答データを出力し、再び命令データ待ち
状態に戻る。

なお、カードリーダ・ライタ２からＩＣ力−ド１に出力
される命令データは、たとえば第４図に示すようなフォ
ーマットであり、同図（ａ）に示すように機能コードの
みの形態、または同図（ｂ）に示すように機能コードに
データを付加した形態がある。

ＩＣカード１は第５図に示すフローチャートにしたがっ
て動作する。すなわち、定常状態においてはカードリー
ダ・ライタ２からの命令データ待ち状態となっている。

カードリーダ・ライタ２から命令データが入力されると
、制ｆ２１１素子１５はその命令データにしたがって基
本機能を実行し、カードリーダ・ライタ２にその応答デ
ータを出力し、再び命令データ待ち状態に戻る。この場
合の応答データは、たとえば第６図に示すようなフオ・
−マットであり、処理結果を示す情報に入力された命令
データに含まれた深能コードを付加し、カードリーダ・
ライタ２との間のシーケンスが乱れた場合の防護措置を
講じておく。

次に、ＩＣカード１が命令データを取込み、処理を実行
する動作について第１図に示すフローチャートを参照し
て説明する。命令データのフォーマットは、具体的には
例えば第２図に示すように、スタートバイトと機能コー
ド（およびデータ）から構成されている。命令データ待
ち状態のとき、カードリーダ・ライタ２から命令データ
が入力されると、制御素子１５は命令データの最初の１
バイトを取込み、これがスタートバイトであるか否かを
判定する。スタートバイトでなければ、制御素子１５は
命令データ持ち状態に戻る。スタートバイトであれば、
制御素子１５は次に続くバイトデータを順次内蔵するＲ
ＡＭに保持してゆく。このとき、制御素子１５は１バイ
ト取込む回数をカウントおく。ここで、上記ＲＡＭの領
域には容量として制限値を持つため、上記カウント値が
その制限値に達するか、もしくは制限値に達する以前に
入力データ列が終了したかにより取込み動作をやめる。

次に、制御素子１５は、上記カウント値が「１」以下を
示しているか否かを判定し、「１」以下を示している場
合にはデータ列長さ異常であるとしてデータ列長異常を
意味する応答データをカードリーダ・ライタ２に出力す
る。このとき、付加される機能コードとしては取込まれ
ていないので、応答データ中の機能コード部分は特定コ
ード′″ＦＦ”とする。すなわち、制御素子１５はカー
ドリーダ・ライタ２から命令データを受取った際、機能
コードが入力されたか否かを判定し、機能コードが入力
されなかったと判定したときには、カードリーダ・ライ
タ２とＩＣカード１との間であらかじめ定められた機能
コード以外の特定情報、たとえば芸能コードと同じ複数
のビット列からなる特定コード゛’　Ｆ　Ｆ　”を付加
した処理結果を応答データとしてカードリーダ・ライタ
２に出力するものである。一方、上記カウント値が「１
」以下を示していない場合、制御素子１５は次に入力デ
ータ列異常（たとえばパリティ異常）であるか否かを判
定し、入力データ列異常の場合には取込んだ機能コード
を付加して入力データ列異常を意味する応答データをカ
ードリーダ・ライタ２に出力する。入力データ列が正常
であると判定した場合、＄制御素子１５は次に芸能コー
ドを解読し、これに対応する一連の処理を実行し、その
処理結果を応答データとしてカードリーダ・ライタ２に
出力する。この際も、取込んだ機能コードを付加して応
答データとする。ただし、上記処理には機能コードが解
読できないという結果を出力するものも含まれる。

このように、ＩＣカード１が命令データを取込む際、は
能コードが全て受付けられたか否かの判定を行ない、受
付けられていなければカードリーダ・ライタ２へ出力す
る応答データ中の機能コード部分に特定コード゛’　Ｆ
　Ｆ　”を割付けることにより、従来のように不当なデ
ータを機能コードとして出力することがなくなる。した
がって、カードリーダ・ライタ２からの命令データが不
当なものであったり、あるいは伝送上のノイズなどで命
令データが正常に受取れなかった場合にも、カードリー
ダ・ライタ２とＩＣカード１との間のシーケンスの乱れ
が減少する。

なお、前記実施例は、第１の電子装置をカードリーダ・
ライタ２に、第２の電子装置をＩＣカードとした例であ
るが、たとえば第１の電子装置を制御部３に、第２の電
子装置をカードリーダ・ライタ２としてもよい。要する
に、第１の電子装置から入力される命令データを第２の
電子装置が受取り、上記命令データ中に含まれる機能コ
ードを解読し、これに対応する一連の処理を実行した後
上記機能コードを付加した処理結果を応答データとして
上記第１の電子装置に出力する処理方式であれば適用可
能である。

［発明の効果］ 以上詳述したように本発明によれば、第１の電子装置か
らの命令データが不当なものであったり、あるいは伝送
上のノイズなどで命令データが正常に受取れなかった場
合にも、第１の電子装置と第２の電子装置との間のシー
ケンスの乱れが減少する処理方式を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのもので、第１図
はＩＣカードの命令データ取込みおよび処理動作を説明
するフローチャート、第２図はカードリーダ・ライタか
ら出力される命令データの具体的なフォーマットを示す
図、第３図はカードリーダ・ライタの動作を説明するフ
ローチャート、第４図はカードリーダ・ライタから出力
される命令データのフォーマットを示す図、第５図はＩ
Ｃカードの動作を説明するフローチャート、第６図はＩ
Ｃカードから出力される応答データのフォーマットを示
す図、第７図はＩＣカードに内蔵するＩＣチップの構成
を示すブロック図、第８図はＩＣカードの機能ブロック
を示す図、第９図はカードリーダ・ライタの構成を示す
ブロック図、第１０図はカード取扱装置の構成を示すブ
ロック図である。 １・・・・・・ＩＣカード（第２の電子装置）、２・・
・・・・カードリーダ・ライタ（第１の電子装置）、１
５・・・・・・ｖｉ　Ｉ２１１素子（ＣＰＩＪ）、１６
・・・・・・データメモリ、１７・・・・・・プログラ
ムメモリ、２３・・・・・・制御回路。 出願人代理人　弁理士　鈴　江　武　彦第１図 （ｂ） 第２図 第３図 第４図 第５図 第６図 「−−−１ Ｌ　　　　　　　　　　　　　　　＝　　　　　　　Ｊ
第７図 第８図 第９図 ム 第１ｏ図

Claims (6)

【特許請求の範囲】
1. （１）第１の電子装置から入力される命令データを第２
   の電子装置が受取り、前記命令データ中に含まれる機能
   コードを解読し、これに対応する一連の処理を実行した
   後前記機能コードを付加した処理結果を応答データとし
   て前記第１の電子装置に出力する処理方式において、前
   記第２の電子装置は前記第１の電子装置から命令データ
   を受取った際、前記機能コードが入力されたか否かを判
   定する判定手段を具備し、この判定手段が前記機能コー
   ドが入力されなかったと判定したときには特定情報を付
   加した処理結果を応答データとして前記第１の電子装置
   に出力することを特徴とする処理方式。
2. （２）前記特定情報は、少なくとも前記第１の電子装置
   と第２の電子装置との間であらかじめ定められた機能コ
   ード以外の情報であり、かつ任意の一種のみの情報であ
   ることを特徴とする特許請求の範囲第１項記載の処理方
   式。
3. （３）前記機能コードおよび特定情報はそれぞれ複数の
   ビット列からなり、かつ同数のビット数からなることを
   特徴とする特許請求の範囲第１項または第２項記載の処
   理方式。
4. （４）前記特定情報は全ビットが“１”であり、かつ前
   記機能コードは全ビットが“１”でない任意のビット配
   列で構成されることを特徴とする特許請求の範囲第１項
   ないし第３項いずれかに記載の処理方式。
5. （５）前記第２の電子装置はいわゆるＩＣカードである
   ことを特徴とする特許請求の範囲第１項記載の処理方式
   。
6. （６）前記第１の電子装置はＩＣカードに対してデータ
   の読出しおよびあるいは書込みを行なうためのカード処
   理装置であることを特徴とする特許請求の範囲第５項記
   載の処理方式。