JPS6383796A - 画面合成回路 - Google Patents

画面合成回路

Info

Publication number
JPS6383796A
JPS6383796A JP61228243A JP22824386A JPS6383796A JP S6383796 A JPS6383796 A JP S6383796A JP 61228243 A JP61228243 A JP 61228243A JP 22824386 A JP22824386 A JP 22824386A JP S6383796 A JPS6383796 A JP S6383796A
Authority
JP
Japan
Prior art keywords
frame
output
flip
lookup table
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61228243A
Other languages
English (en)
Inventor
高島 重一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61228243A priority Critical patent/JPS6383796A/ja
Priority to GB8716208A priority patent/GB2193069B/en
Priority to US07/072,227 priority patent/US4853681A/en
Priority to DE3723590A priority patent/DE3723590C2/de
Publication of JPS6383796A publication Critical patent/JPS6383796A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) カラールックアップテーブルに設定されるカラー値(R
,G、B原色信号)に透明を割り当て、透明に該当する
エントリアドレスデータが記憶されている画素表示部分
に、下位フレームの画素を表示させ複数のフレームを重
ね合わせ表示する画面合成回路に関する。
(従来の技術) 複数の画像情報フレームをもち、各々の画像情報フレー
ムに対応するカラールックアップテーブルにより、CR
Tに出力すべきカラー値を再生し、さらに特定カラー値
(例えばR−G−B−0)に透明(即ち、下位のフレー
ムの画像情報を可視にする)を割り当て、複数フレーム
を表示優先順に重ね合わせて表示する方式のビデオテッ
クス端末が実現されている。
この方式を採るビデオチック等の端末の出力部である画
面合成回路は、従来第3図に示す構成をもっている。即
ち、各フレーム31.32からのデータは、各々のカラ
ールックアップテーブルRAM33.34のアドレスと
して入力され、カラールックアップテーブル33.34
に端末を制御するマイクロプロセッサにより予め設定さ
れているカラー値が読み出されることになる。各フレー
ム31.32のカラー値は透明検出回路35゜36によ
り透明か否かが判定され、その結果は、フレーム選択回
路37に入力され、予め決められている表示優先順位の
条件とから最終的に出力すべきフレームが決定される。
フレーム選択回路37の出力により、各フレーム31.
32からのカラー値のうち必要なものが選択回路38に
より選択される。モしてD/A変換されCRTへの原色
信号として出力される。
以上の動作は表示1画素単位に行なう必要がある為、各
部の遅延時間が問題になる。この為一般に信号途中に表
示クロックをラッチパルスとするラッチ回路を挿入して
、各部の遅延を吸収する手段をとる必要が生ずる。この
為のラッチ回路は、各フレームのカラー値に対して行な
う必要がある為、その数は、大きくなってしまう欠点が
あった。
又、カラー値を選択する選択回路38においても、入力
数が多い為、回路規模が大きくなってしまうという欠点
があった。
以上の従来例の問題点を解決する手段として、第4図に
示す構成を本発明者が特許出願した(特願昭60−25
9714号明細書)。この場合、各フレーム41.42
には、カラールックアップテーブルRAM43.44の
他に、このカラールックアップテーブル43.44に設
定されているカラー値が透明か否かを示す信号を記憶す
る透明判定RAM51.52を具備している。この透明
判定RAM51.52は、上記カラールックアップテー
ブルRAM43.44にアドレス対応している。透明判
定RAM51.52への透明判別書き込みは、マイクロ
プロセッサによるカラールックアップテーブルRAM4
3.44へのカラー値設定時に透明検出回路45が同時
に行なえる構成にしている。
この構成によれば、各フレームメモリデータをこの透明
判定RAM51.52のアドレスとして与えることによ
り、カラー値再生を実行する前に透明判定が可能となり
、よってフレーム選択もカラー値再生前にフレーム選択
回路47が決定できることになる。更に、カラー値選択
をカラールックアップテーブルRAM43.44の出力
イネーブル端子OEにより制御して、RAM43.44
のワイヤード・オア接続により可能となるので、先の選
択回路38も不要となり、回路規模を大幅に削減できる
しかし、この提案においても、透明判定に透明判定RA
M51.52の出力を使用することから、フレームメモ
リデータ出力から出力フレーム決定までの遅延は、RA
Mアドレス部のスイッチ53゜54の遅延、透明判定R
AM51.52のアクセス時間及びフレーム選択回路4
7の遅延の合計である。つまり、従来構成に比較して、
透明検出回路35.36の遅延分のみの改善であり、回
路の遅延に対する余裕度は従来例から余り改善されてい
ない。従って、表示クロック周波数のより高い端末への
適用が困難、又遅延吸収ラッチが不要な表示周波数の上
限が低い等、改善の余地が残されている。
(発明が解決しようとする問題点) 以上説明したように、従来の画面合成回路では各部の遅
延を吸収す゛るラッチ回路等のために回路規模が増大し
たり、遅延に対する余裕度が大きくないため表示クロッ
ク周波数の高い端末には適用できないといった問題点を
有していた。
そこで、本発明は上記問題点を除去するためになされた
もので、透明判定の為の遅延量を大幅に減らし、より表
示クロック周波数の高い端末への適応が可能な画面合成
回路を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、カラールックアップテーブルの番地数と同数
のフリップフロップを有するフリップフロップ群と、カ
ラールックアップテーブルの任意番地に設定される原色
信号が透明指定か否かを検出する透明検出手段と、この
透明検出手段の検出出力を上記フリップフロップ群の中
の上記任意番地に対応するフリップフロップに設定する
透明設定手段と、上記フリップフロップ群の出力のうち
フレームからのエントリアドレスに対応したフリップフ
ロップからの出力を選択する出力選択手段を冑すること
を特徴とする。
(作用) 上記構成では、カラールックアップテーブルに原色信号
を設定するときに、透明検出手段が検出した検出出力を
透明設定手段がフリップフロップ群に設定し、フレーム
からエントリアドレスが出力されときには、出力選択手
段がエントリアトミスに対応したフリップフロップの出
力を選択している。つまり、透明検出出力をフリップフ
ロップ群に書き込む経路と、フレームからのエントリア
ドレスに従ってフリップフロップ群の出力を選択して読
み出す経路とを分離しているので、従来RAMを用いて
いた場合に必要であったアドレススイッチを削減するこ
とができる。また、RAMを用いないので、エントリア
ドレスによる透明検出出力の読み出し遅延を大幅に少な
くした。
(実施例) 以下、本発明の画面合成回路に係る実施例について、図
面を参照して説明する。尚この実施例においては、フレ
ームメモリを2種類、各フレームメモリデータ(エント
リアドレス)は1画素当り4ビツト構成、カラールック
アップテーブルに設定されるカラー値はRGB原色信号
で各々4ビツトとしている。又、透明はカラー値R−G
−B−roooOJの場合とする。
本発明の一実施例を示す第1図においても、フレームメ
モリ10からのデータは、スイッチ回路20とセレクタ
回路63に入力される。又、フレームメモ、す11から
のデータは、スイッチ回路21とセレクタ回路66に入
力される。スイッチ回路20及び21のもう一方の入力
は、共通にマイクロプロセッサのアドレスバスの4本が
入力される。又、スイッチ回路20及び21の選択制御
端子Sには、共通に表示期間信号が入力されている。結
局スイッチ回路2o及び21は、表示期間にフレームメ
モリ10.11からのデータを、非表示期間にマイクロ
プロセッサのアドレスバスを選択するものである。
スイッチ回路20.21の出力は各々カラールックアッ
プテーブルRAM30.31のアドレス入力端子Aに入
力する。RAM30.31のデータ入力端子Bには、マ
イクロプロセッサのデータバスが入力し、又そのライト
信号入力端子Wには、マイクロプロセッサで発生するラ
イト信号W1゜W2が各々入力している。この構成によ
り、非表示期間にはカラールックアップテーブル30゜
31にマイクロプロセッサからカラー値を設定でき、表
示期間にはフレームメモリデータに対応するカラー値が
読み出されることになる。但し、カラー値が実際にRA
M出力Qから出力されるのは、その出力制御端子OEが
アクティブになっている場合であり、その他はハイイン
ピーダンス状態にある。
RAM30.31の各々の出力は対応するビット毎にワ
イヤード・オア接続され、表示クロックをラッチパルス
とするラッチ回路70〜72でタイミングを一致させら
れ、D/A変換回路80〜82によりアナログ値に変換
され、CRTの原色ドライブ信号として出力される。
以上の述べた様に、本実施例では、画面合成をカラール
ックアップテーブルの出力制御端子OEに加える制御信
号Sl、S2により行ってしまう。
制御信号S1又はS2を発生するには、フレームメモリ
10.11の表示優先順位とフレームデータが透明か否
かの判定信号TRI 、TR2が必要となるが、表示優
先順位は通常決められており、透明判定信号T Rl、
 T R2のみが必要となる。
本実施例の特徴はこの透明判定信号TR,。
TR2を得るための透明判定手段にあり、以下この構成
について詳細に述べる。第1図において、デコーダ60
、透明検出回路40がフレームメモ群62及びセレクタ
63がフレームメモリ10用の透明判定手段の残り部分
である。同様にアンドゲート群64、フリップフロップ
群65及びセレクタ66がフレームメモリ11用である
第2図は、フレームメモリ10の透明判定手段の具体回
路例であり、以下この図に従って動作を説明する。
カラールックアップテーブルをもつカラーグラフィック
端末では、電源投入時にマイクロプロセッサがその初期
化処理において、カラールックアップテーブルの各番地
にデフォルト値として決められているカラー値を設定す
る。又動作時には、端末操作あるいは、受信データに含
まれる描画色指定コマンド、クリアスクリーン等により
このカラー値設定が行なわれることになる。
ここでカラールックアップテーブルRAM30へのカラ
ー値書き込み時の透明判定手段の動作について述べる。
マイクロプロセッサがカラールックアップテーブルRA
M30のn(n=0〜15)番地にカラー値書き込み動
作を行なうと、データバス上にカラー値、アドレスバス
上にnが出力されると同時にライト信号W1が発生する
。この動作はカラールックアップテーブルRAM30の
アドレスがマイクロプロセッサのアドレスバス側に設定
されている非表示期間に行なわれる。これによって、カ
ラールックアップテーブルRAM30のn番地にそのカ
ラー値が書き込まれる。同時にアドレスバスはデコーダ
60.データバスは透明検出回路40に人力されている
ので、デコーダ出力のn番目のみが”1”レベルになり
、又透明検出回路40に検出結果が出力されている。上
述のように、カラー値がR−B−G−ro 000Jの
時のみ“1”で、その他は“0”となる。
デコーダ出力は、ライト信号ε共通に入力し、他方をデ
コーダ60の16本の出力を各々入力するアンドゲート
群61に入力しており、この場合n番目のアンドゲート
のみがその出力にライト信号W、を出力することになる
。アンドゲート群61の出力は、16個のフリップフロ
ップ群62のクロック端子に接続されている。フリップ
フロップ群62のデータ人力りは共通に透明検出回路4
0の出力に接続されている。この構成により、n番目の
フリップフロップのみにクロックとしてW、が加えられ
、透明検出結果が書き込まれることになる。このように
カラールックアップテーブル30のn番地にカラー値を
書き込むと同時にそのカラー値が透明か否かを検出し、
その結果はフリップフロップ群62のn番目のフリップ
フロップに保持されることになる。
次に、表示期間における読み出し時の動作について述べ
る。フリップフロップ群62の16本のQ出力はセレク
タ63の入力端AO−A15に入力され、4本の選択信
号人力5o−83により1V。
本が選択さ#出力端Qに出力される。この選択信号SO
〜S3には、フレームメモリ1oの4ビツトのデータが
入力されている。これにより、フレームメモリからのデ
ータ(エントリアドレス)がら、遅延なくただちにその
データが透明が否かを判定することが出来ることになる
セレクタ63から出力された透明判定信号TR1は、セ
レクタ66から同様に出力された透明判定信号TRIと
ともにフレーム選択回路5oに供給される。フレーム選
択回路5oは表示フレームを決定するもので、以下の論
理式を満足する回路構成となっている。
S1調T R1−−(1) S2−TRI・TR2−・ (2〉 これにより、選択されたフレームに対するカラールック
アップテーブルの出力のみがアクティブとなり、他のフ
レームのカラールックアップテーブルの出力はハイイン
ピーダンス状態のままになっている。つまり、フレーム
選択されたフレームのカラールックアップテーブルのみ
から、エントリアドレスに対応した原色信号が出力され
ることになる。
上記実施例によれば、フレームメモリデータからセレク
タ63のみの遅延でただちに透明判定結果が得られ、フ
レーム選択までの遅延時間が大幅に縮小される。これに
より、従来必要であった遅延吸収用ラッチの挿入が不要
になり表示クロック周波数範囲が広がると共に、より高
い表示クロックを使用するグラフィック端末にも適用で
きることになる。又フリップフロップ群を電源リセット
パルスでプリセットし、カラールックアップテーブルの
カラー値にかかわらず透明状態とすることにより、電源
立ち上げ時に表示画面に出る不快なランダムパターンを
消去することができる。しかも、この状態は、カラール
ックアップテーブルを設定することにより、自動的に解
除されるという利点をもつ。
[発明の効果] 本発明によれば、はとんど遅延なく透明判定結果が得ら
れるので、フレーム選択までの遅延時間が大幅に短縮さ
れる。従って、遅延吸収用のラッチが不要となり表示ク
ロック周波数範囲が広がるとともに、より高い表示クロ
ックを使用する端末にも適用できる。
【図面の簡単な説明】
第1図は本発明の画面合成回路に係る一実施例を示す回
路図、第2図は第1図に示す実施例の一部の詳細を示す
回路図、第3図は従来の画面合成回路を示す回路図、第
4図は本発明の前提となる画面合成回路を示す回路図で
ある。 10.11・・・フレームメモリ 30.31・・・RAM 40・・・・・・・・・・・・透明検出回路50・・・
・・・・・・・・・フレーム選択回路61.64・・・
アンドゲート群 62.65・・・フリップフロップ群 63.66・・・セレクタ

Claims (1)

  1. 【特許請求の範囲】 複数フレームの各フレームに対応して設けられ、各フレ
    ームからのエントリアドレスを設定された原色信号に変
    換するカラールックアップテーブルと、 このカラールックアップテーブルの番地数と同数のフリ
    ップフロップを有するフリップフロップ群と、 前記カラールックアップテーブルの任意番地に設定され
    る原色信号が、透明指定か否かを検出する透明検出手段
    と、 この透明検出手段の検出出力を、前記フリップフロップ
    群の中の前記任意番地に対応するフリップフロップに設
    定する透明設定手段と、 前記フリップフロップ群の出力のうち、前記フレームか
    らのエントリアドレスに対応したフリップフロップから
    の出力を選択する出力選択手段と、この出力選択手段か
    らの選択出力と前記各フレームが有する表示優先順位に
    従って表示すべきフレームを選択するフレーム選択手段
    とを具備し、前記フレーム選択手段によって選択された
    フレームに対応するカラールックアップテーブルのみを
    活性化することを特徴とした画面合成回路。
JP61228243A 1986-07-17 1986-09-29 画面合成回路 Pending JPS6383796A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61228243A JPS6383796A (ja) 1986-09-29 1986-09-29 画面合成回路
GB8716208A GB2193069B (en) 1986-07-17 1987-07-09 Image frame composing circuit utilizing color look-up table
US07/072,227 US4853681A (en) 1986-07-17 1987-07-10 Image frame composing circuit utilizing color look-up table
DE3723590A DE3723590C2 (de) 1986-07-17 1987-07-16 Schaltungsanordnung zur Darstellung von Informationen auf einem Bildschirm durch Überlagerung mehrerer Einzelbilder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61228243A JPS6383796A (ja) 1986-09-29 1986-09-29 画面合成回路

Publications (1)

Publication Number Publication Date
JPS6383796A true JPS6383796A (ja) 1988-04-14

Family

ID=16873402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61228243A Pending JPS6383796A (ja) 1986-07-17 1986-09-29 画面合成回路

Country Status (1)

Country Link
JP (1) JPS6383796A (ja)

Similar Documents

Publication Publication Date Title
US4853681A (en) Image frame composing circuit utilizing color look-up table
KR100232144B1 (ko) 디지탈 티브이의 룩업 테이블 처리장치 및 그 방법
JP2761335B2 (ja) 画面表示装置
JPS6383796A (ja) 画面合成回路
JPS6258016B2 (ja)
JP2538654B2 (ja) 表示書込装置
JPS62113193A (ja) 記憶回路
JPS59191644A (ja) 表示制御回路
JP2535857B2 (ja) 表示制御装置
JPH03144492A (ja) 表示画面のちらつき防止装置
JP2898283B2 (ja) 表示制御装置
JPS59187276U (ja) R,g,b入力方式による白黒プリンタ装置
JP2712452B2 (ja) 情報出力装置
JPS6170583A (ja) グラフイツクデイスプレイ装置
JPH0330074A (ja) 表示画面合成装置
JPS62267793A (ja) ビツトマツプデイスプレイ装置
JPH0713913A (ja) シリアルデータ転送方法
JPH0473683A (ja) 表示メモリ回路
JPS62240994A (ja) 表示制御装置
JPS61209481A (ja) 文字表示装置
JPH028892A (ja) グラフィックディスプレイ
JPS60254083A (ja) 重ね合せ表示装置
JPS63178294A (ja) 図形表示装置
JPS644194B2 (ja)
JPS6332588A (ja) 表示制御装置