JPS6381858A - Mosトランジスタ - Google Patents
MosトランジスタInfo
- Publication number
- JPS6381858A JPS6381858A JP61227396A JP22739686A JPS6381858A JP S6381858 A JPS6381858 A JP S6381858A JP 61227396 A JP61227396 A JP 61227396A JP 22739686 A JP22739686 A JP 22739686A JP S6381858 A JPS6381858 A JP S6381858A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- source
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000001276 controlling effect Effects 0.000 abstract 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明はMOSトランジスタに関し、特にソースとドレ
インの間に流れる電流量を制−御して、再現性のよいM
OSトランジスタを製作したり、多値メモリを製作する
のに適するMOSトランジスタに関するものである。
インの間に流れる電流量を制−御して、再現性のよいM
OSトランジスタを製作したり、多値メモリを製作する
のに適するMOSトランジスタに関するものである。
(従来技術)
MOSトランジスタにおいて、ソースとドレインの間に
流れる電流値を制御するには、フィールド酸化膜により
チャネル幅を制御することによって行なっている。
流れる電流値を制御するには、フィールド酸化膜により
チャネル幅を制御することによって行なっている。
第6図にMOSトランジスタを概略的に示す。
同図(A)は平面図、同図(B)は同図(A)のA−B
線位置での断面図である。
線位置での断面図である。
2は拡散領域であり、上部をゲート電極10が通ってい
る。拡散領域2の一方2Sはソース、2Dはドレインで
ある。Wはチャネル幅であるが、゛チャネル幅Wを決定
するのはフィールド酸化膜4である。
る。拡散領域2の一方2Sはソース、2Dはドレインで
ある。Wはチャネル幅であるが、゛チャネル幅Wを決定
するのはフィールド酸化膜4である。
従来の製造方法によれば、素子分離用フィールドドープ
層6のためのイオン注入を行なった後。
層6のためのイオン注入を行なった後。
フィールド酸化膜4を形成する。フィールド酸化膜4の
形成時の熱処理によってフィールドドープ層6が拡散す
る。さらに、フィールド酸化膜4にバーズビークとよば
れるフィールド酸化膜4の横方向への成長部分12が形
成される。8はゲート酸化膜である。
形成時の熱処理によってフィールドドープ層6が拡散す
る。さらに、フィールド酸化膜4にバーズビークとよば
れるフィールド酸化膜4の横方向への成長部分12が形
成される。8はゲート酸化膜である。
フィールドドープM6の拡散と、バーズビーク12の形
成により、チャネル幅の設計寸法をW。
成により、チャネル幅の設計寸法をW。
とした場合に、実効チャネル幅Wはこれらの2つの要因
によって設計寸法Woよりも狭くなる。この狭くなる寸
法aの値は、製造プロセスの条件により変動し、例えば
1〜3μm程度である。
によって設計寸法Woよりも狭くなる。この狭くなる寸
法aの値は、製造プロセスの条件により変動し、例えば
1〜3μm程度である。
このようにチャネル幅Wをフィールド酸化膜4によって
制御しようとした場合、設計チャネル幅Woと実効チャ
ネル幅Wの間の変動にばらつきがあるため、正確な制御
が困難である。
制御しようとした場合、設計チャネル幅Woと実効チャ
ネル幅Wの間の変動にばらつきがあるため、正確な制御
が困難である。
また、チャネル幅Wを複数種類にプログラムすることに
よって、ソースとドレインの間の電流量を複数種類にし
、これによって多値メモリを形成することが可能である
。しかしながら、従来はフィールド酸化膜4によってチ
ャネル幅Wを制御していたので、このチャネル幅制御の
工程は製造プロセス的には前工程にあたり、プログラム
可能な素子へ応用することは納期の点から問題がある。
よって、ソースとドレインの間の電流量を複数種類にし
、これによって多値メモリを形成することが可能である
。しかしながら、従来はフィールド酸化膜4によってチ
ャネル幅Wを制御していたので、このチャネル幅制御の
工程は製造プロセス的には前工程にあたり、プログラム
可能な素子へ応用することは納期の点から問題がある。
また、他の従来方法はマスクずれに対する許容度が小さ
い点や、イオン注入量の制御が困難である点などがあり
、実現性が乏しい。
い点や、イオン注入量の制御が困難である点などがあり
、実現性が乏しい。
(目的)
本発明はソースとドレインの間の電流量を容易に制御す
ることができ、また、その電流量を制御するための工程
が従来のものに比べて後工程であるMOSトランジスタ
を提供することを目的とするものである。
ることができ、また、その電流量を制御するための工程
が従来のものに比べて後工程であるMOSトランジスタ
を提供することを目的とするものである。
(植成)
本発明のMOSトランジスタでは、チャネル領域の一部
に反転層の形成を妨げる不純物注入領域を形成し、ソー
スとドレインの間の電流量を制御した。
に反転層の形成を妨げる不純物注入領域を形成し、ソー
スとドレインの間の電流量を制御した。
以下、実施例について具体的に説明する。
第1図にNチャネル型MOSl−ランジスタを形成する
場合を例にして説明する。
場合を例にして説明する。
同図(A)に示されるように、P−基板20に従来の方
法でフィールドドープ層6とフィールド酸化膜4を形成
し、ゲート酸化膜8を形成する。
法でフィールドドープ層6とフィールド酸化膜4を形成
し、ゲート酸化膜8を形成する。
次に同図(B)に示されるように、ゲート電極IOを形
成し、基板20にソース及びドレインを形成する。
成し、基板20にソース及びドレインを形成する。
次に同図(C)に示されるように、チャネル領域にボロ
ン(B)注入領域22a〜22cを形成する。ボロンの
イオン注入は例えば160 KeVでドーズ量5X10
”/am3程度に行なう。
ン(B)注入領域22a〜22cを形成する。ボロンの
イオン注入は例えば160 KeVでドーズ量5X10
”/am3程度に行なう。
同図(C)において記号2で示されるのが拡散領域であ
り、2Sはソース、2Dはドレインである。
り、2Sはソース、2Dはドレインである。
同図(D)は同図(C)のC−D線位置での断面図であ
る。ボロン注入が行なわれた領域22a〜22cではゲ
ート電極lOの印加電圧を5vにしてもチャネル領域に
反転層が形成されず、この部分ではトランジスタ動作を
しない(aの領域)。
る。ボロン注入が行なわれた領域22a〜22cではゲ
ート電極lOの印加電圧を5vにしてもチャネル領域に
反転層が形成されず、この部分ではトランジスタ動作を
しない(aの領域)。
一方、ボロン注入が行なわれなかった領域(bの領域)
では通常のトランジスタ動作をする。したがって、チャ
ネル領域のうち記号すで示される部分のみがトランジス
タと考えられるので、bの領域の幅を規定することによ
ってソース2Sとドレイン2Dの間に流れる電流量を制
御することができる。
では通常のトランジスタ動作をする。したがって、チャ
ネル領域のうち記号すで示される部分のみがトランジス
タと考えられるので、bの領域の幅を規定することによ
ってソース2Sとドレイン2Dの間に流れる電流量を制
御することができる。
次に同図(E)に示されるように、ゲート電極IOの上
に絶縁膜24を形成し、コンタクトホールを形成してゲ
ート電極10に接続さ匙るアルミニウム配線26を形成
する。
に絶縁膜24を形成し、コンタクトホールを形成してゲ
ート電極10に接続さ匙るアルミニウム配線26を形成
する。
第2図〜第5図にはチャネル領域の反転層形成を妨げる
イオン注入領域の種々のパターンを示す。
イオン注入領域の種々のパターンを示す。
第2図は、チャネル領域の反転層を妨げる領域の最も単
純なパターンを示すものであり、チャネル領域にかかる
領域28にソース及びドレインの不純物と反対の導電形
の不純物をイオン注入により形成する。
純なパターンを示すものであり、チャネル領域にかかる
領域28にソース及びドレインの不純物と反対の導電形
の不純物をイオン注入により形成する。
第3図は、フィールドの境界部分に反転層の形成を妨げ
る領域30.32を形成した例を表わすものである。こ
のようにフィールドの境界部分に領域30.32を形成
すれば、チャネル幅は従来のようなフィールドドープ層
やバースビークの影響を受けないので、設計チャネル幅
Woに対する実効チャネル幅Wのずれを従来の1/3〜
1/10に低減させることができる。
る領域30.32を形成した例を表わすものである。こ
のようにフィールドの境界部分に領域30.32を形成
すれば、チャネル幅は従来のようなフィールドドープ層
やバースビークの影響を受けないので、設計チャネル幅
Woに対する実効チャネル幅Wのずれを従来の1/3〜
1/10に低減させることができる。
例えばアナログ回路のように、抵抗値や@流供給量など
相対的な精度が必要な素子においては、第3図に示され
るように拡散領域2とフィールド酸化膜との境界部分に
反転層形成を妨げる領域30,32を形成することによ
って、チャネル幅の設計寸法からのずれが小さく、狭チ
ャネル効果の小さな、すなわち相対精度の高い素子を得
ることができる。
相対的な精度が必要な素子においては、第3図に示され
るように拡散領域2とフィールド酸化膜との境界部分に
反転層形成を妨げる領域30,32を形成することによ
って、チャネル幅の設計寸法からのずれが小さく、狭チ
ャネル効果の小さな、すなわち相対精度の高い素子を得
ることができる。
本発明はまた、多値メモリに適用することもできる。多
値メモリとは、記憶素子のセル電流(ソースとドレイン
の間の電流)を変化させ又は蓄積電荷量を変化させるよ
うにプログラムを施すことによって、1個の記憶素子あ
たりの情報量を増加させたものであり、実装密度を高く
する手法である。
値メモリとは、記憶素子のセル電流(ソースとドレイン
の間の電流)を変化させ又は蓄積電荷量を変化させるよ
うにプログラムを施すことによって、1個の記憶素子あ
たりの情報量を増加させたものであり、実装密度を高く
する手法である。
プログラムを施すとは、イオン注入によって記憶素子の
セル電流等を複数種類のうちの1つの状態にすることで
ある。
セル電流等を複数種類のうちの1つの状態にすることで
ある。
第4図は多値メモリへの適用の一例を示すものである。
拡散層2に対して、フィールド酸化膜との境界部から反
転層の形成を妨げる領域34,36を形成する。この領
域34.36を拡散JfI2の幅に対してdずつ侵入さ
せることによって、チャネル幅Wを変えることができる
。領域34.36を拡散領域2に侵入させる幅dを変え
ることによって複数種類のチャネル幅Wを形成すること
ができ、これによって複数種類のセル電流量を制御する
ことができる。
転層の形成を妨げる領域34,36を形成する。この領
域34.36を拡散JfI2の幅に対してdずつ侵入さ
せることによって、チャネル幅Wを変えることができる
。領域34.36を拡散領域2に侵入させる幅dを変え
ることによって複数種類のチャネル幅Wを形成すること
ができ、これによって複数種類のセル電流量を制御する
ことができる。
多値メモリは例えば次のように実現する。
4値メモリを実現する場合、次の4状態を作る。
(1)チャネル全域にボロンイオンを注入した状態。
(2)チャネル領域に全くイオン注入を行なわない状態
。
。
(3)、(4)第4図(B)に示されるように、ボロン
イオン注入による反転層形成を妨げる領域34.35を
形成して、チャネル幅(又は長さ)をW+とW:の2種
類にする。
イオン注入による反転層形成を妨げる領域34.35を
形成して、チャネル幅(又は長さ)をW+とW:の2種
類にする。
第5図は本発明を多値メモリに適用した他の例を表わす
ものである。拡散領域2に対して、反転層の領域を妨げ
る領域38−1〜38−4をチャネル領域を横切るよう
に帯状に形成する。この帯状の領域38−1〜38−4
の幅を一定として、その数を変えることによってセル電
流量を複数種類に制御することができる。
ものである。拡散領域2に対して、反転層の領域を妨げ
る領域38−1〜38−4をチャネル領域を横切るよう
に帯状に形成する。この帯状の領域38−1〜38−4
の幅を一定として、その数を変えることによってセル電
流量を複数種類に制御することができる。
(効果)
本発明によれば、チャネル領域の一部に反転層の形成を
妨げる不純物注入領域を形成し、ソースとドレインの間
の電流量を制御したので、MOSトランジスタを製造す
るプロセスの比較的後工程でトランジスタの特性(ソー
スとドレインの間の電流)を制御することができるよう
になる。その結果、このMOSトランジスタをプログラ
マブル素子へ応用することができる。
妨げる不純物注入領域を形成し、ソースとドレインの間
の電流量を制御したので、MOSトランジスタを製造す
るプロセスの比較的後工程でトランジスタの特性(ソー
スとドレインの間の電流)を制御することができるよう
になる。その結果、このMOSトランジスタをプログラ
マブル素子へ応用することができる。
また、本発明によれば、従来のようにフィールド酸化膜
によってチャネル幅を制御する方法に比べて狭チャネル
効果を低減することが可能である。
によってチャネル幅を制御する方法に比べて狭チャネル
効果を低減することが可能である。
第1図(A)ないし同図(E)は本発明の一実施例を製
造工程とともに示す図、第2図、第3図。 第4図(A)及び第5図はそれぞれ実施例における反転
層を妨げる領域のパターンを示す平面図、第4図(B)
は第4図(A)のE−F線位置での拡大断面図、第6図
(A)は従来のMOSトランジスタを示す概略平面図、
同図(B)は同図(A)のA−B線位置での断面図であ
る。 2・・・・・・拡散領域、 2S・・・・・・ソース、 2D・・・・・・ドレイン。 10・・・・・・ゲート電極、 22a〜22c、28,30,32,34゜36.38
−1〜38−4 ・・・・・・反転層を妨げる領域。
造工程とともに示す図、第2図、第3図。 第4図(A)及び第5図はそれぞれ実施例における反転
層を妨げる領域のパターンを示す平面図、第4図(B)
は第4図(A)のE−F線位置での拡大断面図、第6図
(A)は従来のMOSトランジスタを示す概略平面図、
同図(B)は同図(A)のA−B線位置での断面図であ
る。 2・・・・・・拡散領域、 2S・・・・・・ソース、 2D・・・・・・ドレイン。 10・・・・・・ゲート電極、 22a〜22c、28,30,32,34゜36.38
−1〜38−4 ・・・・・・反転層を妨げる領域。
Claims (2)
- (1)チャネル領域の一部に反転層の形成を妨げる不純
物注入領域を形成し、ソースとドレインの間の電流量を
制御したMOSトランジスタ。 - (2)前記不純物注入領域の大きさを複数種類とするこ
とにより、ソースとドレインの間の電流量を複数種類に
プログラムした特許請求の範囲第1項に記載のMOSト
ランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61227396A JPS6381858A (ja) | 1986-09-25 | 1986-09-25 | Mosトランジスタ |
US07/220,976 US5012448A (en) | 1985-12-13 | 1988-07-15 | Sense amplifier for a ROM having a multilevel memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61227396A JPS6381858A (ja) | 1986-09-25 | 1986-09-25 | Mosトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6381858A true JPS6381858A (ja) | 1988-04-12 |
Family
ID=16860166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61227396A Pending JPS6381858A (ja) | 1985-12-13 | 1986-09-25 | Mosトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6381858A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311463A (en) * | 1992-02-24 | 1994-05-10 | Ricoh Company, Ltd. | Semiconductor memory device and manufacturing method thereof |
-
1986
- 1986-09-25 JP JP61227396A patent/JPS6381858A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311463A (en) * | 1992-02-24 | 1994-05-10 | Ricoh Company, Ltd. | Semiconductor memory device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5426066A (en) | Late programming mask ROM and process for producing the same | |
US5210437A (en) | MOS device having a well layer for controlling threshold voltage | |
GB1594958A (en) | Integrated circuit structure | |
KR100201451B1 (ko) | 불휘발성 기억장치 | |
US5545580A (en) | Multi-state read-only memory using multiple polysilicon selective depositions | |
US6133103A (en) | Method for fabricating mask ROM | |
JP2561071B2 (ja) | 半導体メモリ装置とその製造方法 | |
EP0452817A1 (en) | Semiconductor device with MOS-transistors and method of manufacturing the same | |
JPH02222174A (ja) | Mos型半導体装置 | |
JPH02246266A (ja) | マスクromの製造方法 | |
JPS6381858A (ja) | Mosトランジスタ | |
US6238975B1 (en) | Method for improving electrostatic discharge (ESD) robustness | |
US5942786A (en) | Variable work function transistor high density mask ROM | |
US5372961A (en) | Method for manufacturing a semiconductor integrated circuit device | |
JPH09205158A (ja) | フラッシュメモリ素子及びその製造方法 | |
JP3461998B2 (ja) | 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法 | |
JP3150747B2 (ja) | 半導体メモリ装置とその製造方法 | |
EP0227965A2 (en) | Method for ion implant programming NMOS read-only memories and NMOS read-only memory obtained thereby | |
JP2595058B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR0147649B1 (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
JP2633547B2 (ja) | 半導体記憶装置およびその製造方法 | |
KR100261185B1 (ko) | 반도체소자 제조방법 | |
KR0148330B1 (ko) | 플래시 이이피롬 및 그 제조방법 | |
JPS616856A (ja) | 読み出し専用半導体記憶装置 | |
JPH02205072A (ja) | 半導体装置 |