JPS6378797A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6378797A JPS6378797A JP61223578A JP22357886A JPS6378797A JP S6378797 A JPS6378797 A JP S6378797A JP 61223578 A JP61223578 A JP 61223578A JP 22357886 A JP22357886 A JP 22357886A JP S6378797 A JPS6378797 A JP S6378797A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- pellet
- semiconductor device
- silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 239000008188 pellet Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Credit Cards Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の（言頼性向上に適用して有効な
技術に関する。
技術に関する。
半導体装置の一つに、いわゆるＩＣカードがある。この
ＩＣカードについては、特公昭５３−６４９１号公報に
詳細に説明されている。
ＩＣカードについては、特公昭５３−６４９１号公報に
詳細に説明されている。
ところで、上記ＩＣカードは、例えば次のようにして製
造するこよができる。すなわち、所定の配線が形成され
ている薄状の樹脂基板を用意し、該樹脂基板の所定部に
シリコン（Ｓｌ）単結晶等からなる半導体ペレットを接
着剤で取付け、上記配線と電気的に接続し、その後半導
体ペレットおよび配線等を硬化エポキン樹脂等の樹脂で
封止して製造することができる。
造するこよができる。すなわち、所定の配線が形成され
ている薄状の樹脂基板を用意し、該樹脂基板の所定部に
シリコン（Ｓｌ）単結晶等からなる半導体ペレットを接
着剤で取付け、上記配線と電気的に接続し、その後半導
体ペレットおよび配線等を硬化エポキン樹脂等の樹脂で
封止して製造することができる。
上記の如く、半導体ペレットを樹脂基板に接着剤で取付
けてＩＣカードを製造する場合には、半導体ペレットが
所定の厚みを有しており、また該ペレットはある程度の
厚みを超えると曲げに対して非常に脆いと言う性質を有
している。したがって、ＩＣカードのように曲げを受け
やすい半導体装置においては、上記のような厚みのある
半導体ペレットを樹脂基板に取付ける構造にすると、該
ベレットに割れが発生し易いという問題のあることが本
発胡者により見出された。
けてＩＣカードを製造する場合には、半導体ペレットが
所定の厚みを有しており、また該ペレットはある程度の
厚みを超えると曲げに対して非常に脆いと言う性質を有
している。したがって、ＩＣカードのように曲げを受け
やすい半導体装置においては、上記のような厚みのある
半導体ペレットを樹脂基板に取付ける構造にすると、該
ベレットに割れが発生し易いという問題のあることが本
発胡者により見出された。
本発明の目的は、ＩＣカードのように曲がり易い半導体
装置であっても、曲げを受けた際に搭載されている半導
体ペレットに割れが発生することを有効に防止すること
ができる技術を提供することにある。
装置であっても、曲げを受けた際に搭載されている半導
体ペレットに割れが発生することを有効に防止すること
ができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、樹脂等からなるベレット取付基板上に、蒸着
法等で半導体層を被着形成し、該半導体層に回路素子お
よび配線等からなる活性領域を形成して、半導体ベレッ
トを形成し、その他所定の工程を経て半導体装置の製造
を行うものである。
法等で半導体層を被着形成し、該半導体層に回路素子お
よび配線等からなる活性領域を形成して、半導体ベレッ
トを形成し、その他所定の工程を経て半導体装置の製造
を行うものである。
〔作用〕
上記した手段によれば、上記半導体ペレットを、曲げを
受けても割れを生じない程度の極めて薄い形状にするこ
とができるため、上記目的を達成することができるもの
である。
受けても割れを生じない程度の極めて薄い形状にするこ
とができるため、上記目的を達成することができるもの
である。
第１図は本発明による一実施例である半導体装置を示す
概略断面図であり、第２図（ａ）および（ｂ）は本実施
例の半導体装置の製造工程の一部を示す概略断面図であ
る。
概略断面図であり、第２図（ａ）および（ｂ）は本実施
例の半導体装置の製造工程の一部を示す概略断面図であ
る。
本実施例の半導体装置は、いわゆるＩＣカードであり、
エポキシ樹脂からなるベレット取付基板１に半導体ペレ
ット２が被着形成されている。上記ベレット２のポンデ
ィングパッド（図示せず）とその周囲のベレット取付基
板１の上に被着形成されている銅箔からなる配線３とは
、金からなるワイヤ４を介して電気的に接続されている
。また、上記配線３には、上記ワイヤ４とのボンディン
グエリアである内端部を除き、レジスト膜５で被覆され
ている。そして、上記ベレット２およびワイヤ４等は、
硬化エポキシ樹脂６により封止されている。なお、図示
しないが電池等の通常必要とされる部品や部材は所定位
置に収納・配設されていることはいうまでもない。
エポキシ樹脂からなるベレット取付基板１に半導体ペレ
ット２が被着形成されている。上記ベレット２のポンデ
ィングパッド（図示せず）とその周囲のベレット取付基
板１の上に被着形成されている銅箔からなる配線３とは
、金からなるワイヤ４を介して電気的に接続されている
。また、上記配線３には、上記ワイヤ４とのボンディン
グエリアである内端部を除き、レジスト膜５で被覆され
ている。そして、上記ベレット２およびワイヤ４等は、
硬化エポキシ樹脂６により封止されている。なお、図示
しないが電池等の通常必要とされる部品や部材は所定位
置に収納・配設されていることはいうまでもない。
本実施例の半導体装置では、上記半導体ペレット２が、
上記ベレット取付基板１の上に直に被着形成したシリコ
ン（Ｓｌ）単結晶層（半導体単結晶層）で形成されてい
る。すなわち、第２図（ａ）にその概略を示すように、
所定形状の配線３が形成された、硬化エポキシ樹脂等か
らなるベレット取付基板１を用意し、半導体ペレット２
を形成する領域を除き該基板１の上面全体にレジスト膜
５を塗布形成し、上記配線３の全体をも該レジスト膜５
で被覆する。その後、ＣＶ Ｄ （ｃｈｅｍｉｃａｌ
ｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法で基板１の上の所
定位置にシリコン（Ｓｉ）を所定厚さ、たとえば ０．
５ μｍに蒸着し、シリコンの単結晶層７を形成する。
上記ベレット取付基板１の上に直に被着形成したシリコ
ン（Ｓｌ）単結晶層（半導体単結晶層）で形成されてい
る。すなわち、第２図（ａ）にその概略を示すように、
所定形状の配線３が形成された、硬化エポキシ樹脂等か
らなるベレット取付基板１を用意し、半導体ペレット２
を形成する領域を除き該基板１の上面全体にレジスト膜
５を塗布形成し、上記配線３の全体をも該レジスト膜５
で被覆する。その後、ＣＶ Ｄ （ｃｈｅｍｉｃａｌ
ｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法で基板１の上の所
定位置にシリコン（Ｓｉ）を所定厚さ、たとえば ０．
５ μｍに蒸着し、シリコンの単結晶層７を形成する。
上記ＣＶＤとしては、たとえば反応ガスとしてモノシラ
ン（ＳｉＨ＊）を使用し、いわゆるエキシマレーザ−を
上記所定の領域に照射して行うことができる。蒸着した
シリコンがアモルファス状態である場合は、蒸着した後
そのシリコンの蒸着面にさらに上記レーザーを照射する
ことにより、上記シリコン蒸着膜を単結晶化することが
できる。このようにレーザーを照射しながらシリコンの
蒸着および単結晶化の操作をすることにより、たとえば
１００℃という低温でもシリコンの単結晶層７を被着形
成することができるものである。
ン（ＳｉＨ＊）を使用し、いわゆるエキシマレーザ−を
上記所定の領域に照射して行うことができる。蒸着した
シリコンがアモルファス状態である場合は、蒸着した後
そのシリコンの蒸着面にさらに上記レーザーを照射する
ことにより、上記シリコン蒸着膜を単結晶化することが
できる。このようにレーザーを照射しながらシリコンの
蒸着および単結晶化の操作をすることにより、たとえば
１００℃という低温でもシリコンの単結晶層７を被着形
成することができるものである。
上記の如くシリコンの単結晶層７を形成した後、通常の
半導体装置の製造工程であるウニハエ程と同様の不純物
イオンの打ち込み等の工程を経て、該単結晶Ｎ７に回路
素子（図示せず）、内部配線（図示せず）およびポンデ
ィングパッド（図示せず）等を形成し、半導体ペレット
２を形成する。
半導体装置の製造工程であるウニハエ程と同様の不純物
イオンの打ち込み等の工程を経て、該単結晶Ｎ７に回路
素子（図示せず）、内部配線（図示せず）およびポンデ
ィングパッド（図示せず）等を形成し、半導体ペレット
２を形成する。
その後、基板１の上に塗布形成されているレジスト膜５
を、上記配線３の内端部が露出される第２図ら）に示す
ような形状にエツチングし、次いで露出された該配線３
の内端部と上記ポンディングパッドとをワイヤボンディ
ングする。上記ワイヤボンディングが終了した後に、上
記半導体ペレット２、配線３およびワイヤ４等を封止す
べくエポキシ樹脂を所定厚さで被せ、該エポキシ樹脂を
加熱硬化せしめることにより、第１図に示すＩＣカード
を製造することができるものである。
を、上記配線３の内端部が露出される第２図ら）に示す
ような形状にエツチングし、次いで露出された該配線３
の内端部と上記ポンディングパッドとをワイヤボンディ
ングする。上記ワイヤボンディングが終了した後に、上
記半導体ペレット２、配線３およびワイヤ４等を封止す
べくエポキシ樹脂を所定厚さで被せ、該エポキシ樹脂を
加熱硬化せしめることにより、第１図に示すＩＣカード
を製造することができるものである。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、硬化エポキシ樹脂等からなるペレット取付基板
１に、ＣＶＤ法によりシリコン（Ｓｌ）単結晶層７を直
に被着形成し、該単結晶層７に回路素子等からなる活性
領域を形成して半導体ペレット２を形成し、さらに所定
の工程を経て半導体装置を製造することにより、上記半
導体ペレット２を極めて薄い形状にすることができるの
で、上記半導体装置が曲げられるためにその半導体ペレ
ット２に曲げ応力が加わる場合であっても、該半導体ペ
レット２に割れが発生することを有効に防止できる。
１に、ＣＶＤ法によりシリコン（Ｓｌ）単結晶層７を直
に被着形成し、該単結晶層７に回路素子等からなる活性
領域を形成して半導体ペレット２を形成し、さらに所定
の工程を経て半導体装置を製造することにより、上記半
導体ペレット２を極めて薄い形状にすることができるの
で、上記半導体装置が曲げられるためにその半導体ペレ
ット２に曲げ応力が加わる場合であっても、該半導体ペ
レット２に割れが発生することを有効に防止できる。
（２）、上記（１）により、容易に曲がり易い半導体装
置であるＩＣカードであっても、パッケージの曲げに起
因する半導体ペレット２の割れを有効に防止できるので
、ＩＣカードの信頼性向上を達成することができる。
置であるＩＣカードであっても、パッケージの曲げに起
因する半導体ペレット２の割れを有効に防止できるので
、ＩＣカードの信頼性向上を達成することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば１、ペレット取付基板１に二キシマレーザーを
照射しながらシリコン（Ｓｉ）を蒸着し、ついで同レー
ザーを蒸着シリコン層に照射して該シリコン層の単結晶
化を行って得た単結晶層７に、活性領域を形成すること
により半導体ペレット２を形成するものについて説明し
たが、該方法によるものに限るものでなく、樹脂等から
なる基板にシリコン（Ｓｉ）単結晶層７を被着形成でき
る方法であれば、いかなる方法を採用してもよいことは
言うまでもない。また、基Ｖｉ、１に直に被着する例に
ついて説明したが、該基板１の表面に、シリコンの被着
や結晶成長を促すための前処理、たとえば該表面にシリ
コンまたは他の金属を予め極めて薄く蒸着する等の処理
を施すことができることはいうまでもない。
照射しながらシリコン（Ｓｉ）を蒸着し、ついで同レー
ザーを蒸着シリコン層に照射して該シリコン層の単結晶
化を行って得た単結晶層７に、活性領域を形成すること
により半導体ペレット２を形成するものについて説明し
たが、該方法によるものに限るものでなく、樹脂等から
なる基板にシリコン（Ｓｉ）単結晶層７を被着形成でき
る方法であれば、いかなる方法を採用してもよいことは
言うまでもない。また、基Ｖｉ、１に直に被着する例に
ついて説明したが、該基板１の表面に、シリコンの被着
や結晶成長を促すための前処理、たとえば該表面にシリ
コンまたは他の金属を予め極めて薄く蒸着する等の処理
を施すことができることはいうまでもない。
また、実施例では電源を具体的に示さなかったが、通常
用いられるものであれば、たとえば薄状電池を使用でき
ることはいうまでもなく、また、いわゆる太陽電池を搭
載せしめることもできる。
用いられるものであれば、たとえば薄状電池を使用でき
ることはいうまでもなく、また、いわゆる太陽電池を搭
載せしめることもできる。
太陽電池を使用する場合には、半導体ペレット２を形成
するための単結晶層７の蒸着と同工程でアモルファス状
のシリコン（Ｓｌ）を被着形成することにより、容易に
上記太陽電池を形成することができる。なお、太陽電池
をアモルファス状のシリコンで形成する場合には、単結
晶化の工程が不要である。
するための単結晶層７の蒸着と同工程でアモルファス状
のシリコン（Ｓｌ）を被着形成することにより、容易に
上記太陽電池を形成することができる。なお、太陽電池
をアモルファス状のシリコンで形成する場合には、単結
晶化の工程が不要である。
そして、半導体層としてはシリコンからなる単結晶層７
であるものについて説明したが、これに限るものでない
。
であるものについて説明したが、これに限るものでない
。
さらに、前記実施例では、ｒＣカードの具体的構造およ
びその具体的形成材料を示したが、前記したものに限る
ものでないことはいうまでもなく、所朋の目的を達成で
きる範囲で種々変更可能であることはいうまでもない。
びその具体的形成材料を示したが、前記したものに限る
ものでないことはいうまでもなく、所朋の目的を達成で
きる範囲で種々変更可能であることはいうまでもない。
特に、ペレット取付基板の形成材料は樹脂に限るもので
なくセラミック等、種々のものを使用できる。
なくセラミック等、種々のものを使用できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＩＣカードに適用し
た場合について説明したが、これに限定されるものでは
なく、たとえば、パッケージの形式に関係なくペレット
取付基板に半導体ペレットを取付ける構造を有する半導
体装置であれば、いかなるものに適用して有効な技術で
ある。
をその背景となった利用分野であるＩＣカードに適用し
た場合について説明したが、これに限定されるものでは
なく、たとえば、パッケージの形式に関係なくペレット
取付基板に半導体ペレットを取付ける構造を有する半導
体装置であれば、いかなるものに適用して有効な技術で
ある。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、樹脂等からなるペレット取付基板上に、蒸着
法等で半導体単結晶層を直に被着形成し、該半導体単結
晶層に回路素子および配線等からなる活性領域を形成し
、半導体ペレットを形成することにより、該半導体ペレ
ットを曲げを受けても割れを生じない程度の極めて薄い
形状にすることができるので、ＩＣカードのように油か
り易い半導体装置であっても、曲げを受けた場合に搭載
されている半導体ペレットに割れが発生することを有効
に防止することができるものである。したがって、上記
半導体装置の信頼性を向上できるものである。
法等で半導体単結晶層を直に被着形成し、該半導体単結
晶層に回路素子および配線等からなる活性領域を形成し
、半導体ペレットを形成することにより、該半導体ペレ
ットを曲げを受けても割れを生じない程度の極めて薄い
形状にすることができるので、ＩＣカードのように油か
り易い半導体装置であっても、曲げを受けた場合に搭載
されている半導体ペレットに割れが発生することを有効
に防止することができるものである。したがって、上記
半導体装置の信頼性を向上できるものである。
第１図は本発明による一実施例である半導体装置を示す
概略断面図、 第２図（ａ）および（ｂ）は本実施例の半導体装置の製
造工程の一部を示す概略断面図である。 １・・・ペレット取付基板、２・・・半導体ペレット、
３・・・配線、４・・・ワイヤ、５・・・レジスト膜、
６・・・硬化エポキシ樹脂、７・・・単結晶層。 第 １ 図 第 ２ 図
概略断面図、 第２図（ａ）および（ｂ）は本実施例の半導体装置の製
造工程の一部を示す概略断面図である。 １・・・ペレット取付基板、２・・・半導体ペレット、
３・・・配線、４・・・ワイヤ、５・・・レジスト膜、
６・・・硬化エポキシ樹脂、７・・・単結晶層。 第 １ 図 第 ２ 図
Claims (4)
- １．ペレット取付基板上に被着形成された半導体層に活
性領域を形成してなる半導体装置。 - ２．上記半導体層をＣＶＤ法で形成することを特徴とす
る特許請求の範囲第１項記載の半導体装置。 - ３．上記半導体層が、シリコン単結晶からなることを特
徴とする特許請求の範囲第１項記載の半導体装置。 - ４．上記半導体装置が、ＩＣカードであることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223578A JPS6378797A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223578A JPS6378797A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6378797A true JPS6378797A (ja) | 1988-04-08 |
Family
ID=16800361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223578A Pending JPS6378797A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6378797A (ja) |
-
1986
- 1986-09-24 JP JP61223578A patent/JPS6378797A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486945A (en) | Method of manufacturing semiconductor device with plated bump | |
| JPH09512677A (ja) | 電子デバイスのカプセル化装置 | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| EP0114106B1 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| TWI249828B (en) | Packaging structure for semiconductor chip and the manufacturing method thereof | |
| JPS61214444A (ja) | 半導体装置 | |
| JPS6378797A (ja) | 半導体装置 | |
| US20010013651A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20080017986A1 (en) | Electronic Component of VQFN Design and Method for Producing the Same | |
| KR970007178B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| JPS61287238A (ja) | 半導体装置の製造方法 | |
| JPS5984453A (ja) | 薄型半導体装置 | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JPS6354731A (ja) | 半導体装置 | |
| JPS6360533B2 (ja) | ||
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPS628034B2 (ja) | ||
| JPS59213165A (ja) | 半導体装置 | |
| JPS59208769A (ja) | 半導体装置 | |
| JPS5852331B2 (ja) | 半導体装置およびその製法 | |
| JPH04118298A (ja) | 半導体装置及びこの半導体装置を用いた薄型電子機器 | |
| JPS63176192A (ja) | 半導体装置 | |
| JPS62154768A (ja) | 半導体集積回路装置 | |
| JPH02189943A (ja) | Ｔａｂテープキャリア用基材 |