JPS6377215A - パルス移相回路 - Google Patents

パルス移相回路

Info

Publication number
JPS6377215A
JPS6377215A JP61223238A JP22323886A JPS6377215A JP S6377215 A JPS6377215 A JP S6377215A JP 61223238 A JP61223238 A JP 61223238A JP 22323886 A JP22323886 A JP 22323886A JP S6377215 A JPS6377215 A JP S6377215A
Authority
JP
Japan
Prior art keywords
pulse
output
frequency
input
trailing edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61223238A
Other languages
English (en)
Inventor
Shigeru Kashiwagi
柏木 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP61223238A priority Critical patent/JPS6377215A/ja
Publication of JPS6377215A publication Critical patent/JPS6377215A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はパルス位相回路に関して、新規な回路の一つを
提供したものである。
(従来技術) 通常規行のテレビジョン受像機等、受像管を使用したデ
ィスプレイn器においては、その受像面のラスク開始時
点は水平垂直方向共に同期信号パルスによってタイミン
グが決定される。しかし1.H合によってはこの同期信
号によって定められたタイミングとずれた時点でラスタ
を開始したい場合が生じる。例えばコンピュータ用のデ
ィスプレイ機器ではコンピュータの種類によって同期信
号と画像部分との時間的位置関係がまちまちなので、デ
ィスプレイ機器の方としては、同期信号と画像の相対位
置を自在に調整できる必要がある。
即ち第8図に示す様に本来の同期信号psに対してそれ
よりT1だけ道んだパルスPslや、T2だけ遅れたパ
ルスPs2等、この間の時間位置で自在に新しいパルス
を生成し、これを新たに機器の同期信号としてラスタ位
置を定めることが出来れば好都合である。すると新しい
同期信号に対する画像信号Sとの相対位Uが変化するの
で、受像管面上の画像位置は自由に調整出来る。例えば
これが垂直同期信号であれば画像は上下に、水平同期信
号であるなら画像は左右に移動できる。そしてこのパル
スPs1からパルスPs2までの間は一個の調節器で連
続的に調節出来た方が便利である。
第9図はこれを実現した従来例のブロックダイアグラム
である。ここでMM4は単安定マルチバイブレータであ
って入力の同期信号Psでトリガされて一定のパルス幅
Td1をもつ方形波P1を出力する。更にこの方形波P
1は単安定マルチバイブレータMM5に加えられ、この
マルチバイブレータMM5はパルス幅Tdlの終りでト
リガされてパルス幅Td2を持った方形波P2を出力し
、このパルス幅Td2の長さは時定数調整用の可変抵抗
VR@調整することによって変えられる。
またP2は波形整形回路WSに加えられ、ここ、からT
a2の終りでスタートするパルスpsoを得、これに偏
向波形発生回路DEFを同期させる。
これらの関係を表わしたものが第10図であって、以下
これについて説明すると、入力パルスPsのスタートの
時刻を11として、矩形波P1はこのtlがスタートし
、パルス幅Td1だけ続く。次にこのTdlの終りの時
刻の12でトリガされて方形波P2がパルス幅Td2の
間だけ続く。このパルス幅Td2の値は可変抵抗VRに
よって図の破線で示すようにその長さを調節出来る。パ
ルス幅Td2の終りの時刻t3から入力パルスPsと同
等程度の幅を持つパルスPsoが出力される。従ってパ
ルス幅TdlとTa2を適当に定め、パルス幅Td2を
可変可能にすれば、入力パルスPsに対するパルスps
の位置が進み位相から遅れ位相の状態まで自在に変化さ
せることができる。このパルスPsoを入力パルスPs
の代わりの同期信号として受像面ラスタを形成する様に
すれば前述した通り画俄位置を上下あるいは左右に動か
すことが出来る。
(発明が解決しようとする問題点) もし一般のテレビジョンシテムの様に同期信号Psの周
期が一定であるならば、この従来例で特に問題はない。
しかし最近コンピュータa器や高精細度テレビジョン等
、例えば水平の偏向周波数が15kHzから35kHz
付近まで種々の偏向周波数を持った映像ソースが混在す
る径になると問題が生じる。例えば第10図から分るよ
うに同期信号Psの周期Tsに合せてパルス幅Td1゜
Ta2が丁度良く定められているとすると、次により短
い周期Ts’の同期信号を伴った映像ソースに対応する
時、パルス幅Td1. Rd2の値がそのままであると
入力パルスpsとパルスPsoの位相が大幅にずれてし
まったり、また極端な場合はパルス幅TS′がパルス幅
Tdlより短くなって矩形波P1がなくなり回路全体が
動作しなくなることもある。従って異なる同期信号周波
数を持つ複数の映像入力に対応するディスプレイ機器で
は入力を切替える度にパルス幅7dl、 Ta2の幅も
切替えないと正常な動作は動作は期待できず、その為回
路や取扱方法が煩雑になっていた。
(問題点を解決するための手段) これに対して本発明のパルス移動回路は、第1のコンデ
ンサに第1の定電流回路を通して充放電する時定数に従
って出力パルス幅が決定される第1の単安定マルチバイ
ブレータと、この第1の単安定マルチバイブレータの出
力パルスの後縁でトリガされ、第2の定電流回路によっ
て第2のコンデンサに充放電する時定数によって出力パ
ルスのパルス幅が決定される第2の単安定マルチバイブ
レータと、第1の単安定マルチバイブレータの入力トリ
ガパルスに関連する周波数波形をその周波数に応じた値
の直流電圧に変換する周波数−電圧変換器とを備え、上
記周波数−電圧変換器の出力によって前記第1及び第2
の定電流回路を制御するようにして、前記トリガパルス
の周波数が変化しても、このトリガパルスと出力波パル
スの後縁とが同じ位相差関係を保持するようにし、入力
によって同期信号の周期が変化しても、Psとps。
の位相差をほぼ同じ値に保持しておけるようにしたもの
である。
(実 施 例) 第1図は本発明のパルス移相回路のブロックダイアグラ
ムの一例である。ここで第9図と同様、Psは同期信号
パルスで、MMl、MM2は夫々単安定マルチバイブレ
ータであり、またC11゜CI2は夫々MM1.MM2
の出力パルス幅を直流電圧EOによって制御することの
出来る定電流回路である。
一方、入力パルスpsは周波数−電圧変換回路F−Vに
導かれ、その出力として第2図に示す様な入力パルスp
sの周波数「に比例する電圧EOを得て前記定電流回路
C11,CI2を制御する。
ここでこの定電流回路C11,CI2の特性は第3図に
示す様にMMI、MM2の出力パルスP1.P2のパル
ス幅Td1. Td2が電圧EOに反比例する様に構成
される。即ち第2図よりEO−kH、第3図よりTd 
−に2/Eo  (kl、 k2:定数)とすれば結局 Td −に1に2/f −に1に2Tsとなり、マルチ
バイブレータMM1.MM2の出、カバルス幅Td1.
 Td2は入力パルスPsの周期Tsに比例して変化す
る。そして第9図と同様、第1の単安定マルチバイブレ
ータMM1の出力パルスP1は第2の単安定マルチバイ
ブレータMM2に導かれてパルス幅TdlのパルスP1
の後縁でトリガされ、この時点よりパルス幅Td2のパ
ルスP2を出力する。更にこのMM2の出力パルスP2
は次の波形整形回路WSに加えられ、この波形整形回路
WSによって出力パルスP2の後縁でスタートし、はぼ
入力パルスpsに相当する幅のパルスPsoを得、これ
で箔内波形発生回路DEFの波形を同期させる。
従って、第4図の(a )から(b)の様に入力パルス
psの周期がTSからTS′と炉くなったとしてもパル
ス幅Td1. Td2がそれに応じて変化するので前述
した様な問題は起こらない。
そして定fak1あるいはに2の値を変化させてパルス
幅Td1. Td2の値を動かすことにより入力パルス
Psに対する出力パルスpsoの位相差を゛遅れパから
゛進みパの状態まで自在に変化させる事が出来る。この
場合パルス幅Td1. Td2共入カパルスPsの周期
に比例してその長さが変化するので、TSの周期が変化
しても入力パルスPsと出力パルスPsoどの位相差の
関係は変化しない。従って種々のパルス幅Tsに対して
も同様に定数に1あるいはに2の値を変化させてやる事
によって出力パルスPsoを入力パルスpsの前後に自
在に位相シフトする事が出来る。そしてこの出力パルス
Psoを改めて新しい同期信号として1器の偏向回路D
EFを動作させれば、入力信号の画像成分Sとこの新同
期信号出力パルスpsoとの相対位置が変化するので、
画像位置は受像面上の任意の所に定める事が出来る。
尚、次段の偏向回路DEFが方形波の負方向のエツジで
トリガされるタイプであればパルスP2で直接同期をか
ける事により、波形整形回路S〜■は特になくともよい
場合がある。
第5図は本発明のパルス移相回路の具体的な回路の一実
施例を示した図である。ここでMMl。
MM2.MM3は単安定マルチバイブレータであって、
例えばM N 4538B等の集積回路が利用出来る。
この単安定マルチバイブレータM M 1のA1端子は
正方向入力端子であって、ここに加わる入力パルスPs
の立上がり部分で回路にトリガがかかつて動作する。端
子T1と接地間に入ったコンデンサC1は時定数を決定
するコンデンサであって、ここの充電の上昇波形によっ
て生安定マルチバイブレークMMIの出力パルスのパル
ス幅Tσ1が決定される。またこのパルス幅Td1の方
形波パルスP1はQ1端子より出力される。また同時に
入力パルスpsは単安定マルチバイブレータMM3の入
力端子A3に加えられる。この単安定マルチバイブレー
タMM3はT3端子に接続されたコンデンサC3と5の
抵抗で定まる固定の時定数によって反転出力端子Q3に
より一定のパルス幅Td3を持つパルスP3を得る。こ
のパルスP3は抵抗1、コンデンサ2によって平滑され
る入力パルスPsの周波数に応じて変化する制御電圧E
Oを得る。この制御電圧EOは機器の他の部分で入力パ
ルスPsの周波数に応じてその動作条件を変えなければ
ならない部分、例えば偏向発振部あるいはその電源部に
加えることが出来る。ここでTa2の値は第6図に示す
様に機器が扱う範囲内で最も偏向周波数が高い場合の偏
向周期TS′よりも若干短い値に設定する。この様にす
ると単安定マルチバイブレータMM3の電源電圧Ebと
コンデンサ2の一端a点との電圧はR3のデユーティサ
イクルに比例するから、 Eb −Eo −(Td3/Ts )Eb−Ta2・E
bf      ・・・(1)であって入力パルスPs
の周波数rに比例した電圧となる。
次いで制′a電圧EOは第1の定電流回路C1l中のN
PNトランジスタ6のベースに加えられる。
更に、このトランジスタ6のコレクタは電源ラインEb
に接続され、エミッタは抵抗7で接地されると共に次の
PNPトランジスタ80ベース端子に接続されている。
ここでトランジスタ6.8のベース・エミッタ間電圧を
各々Vbl、 Vb2とすると、トランジスタ6のエミ
ッタ電圧Ve1の値は、Vel−Eo −Vebl また、トランジスタ8のエミッタ電圧Ve2は、Ve2
−Ve1+Vbe2−EO−Vebl +veb2従っ
て、二つのトランジスタの特性がほぼ揃っていれば制w
JI圧EOとエミッタ電圧Ve2はほとんど等しいと見
て良い。故にトランジスタ8のエミッタ電11e2は、
抵抗9の抵抗値をR1とすると、 le、2−(Eわ −Eo  ) /R1−(2)とな
り、これはほとんどトランジスタ8のコレクタ電流、即
ちコンデンサC1の充電電流に等しい。
更に、前述の制御1′R圧EOは第2の定電流回路CI
2中のNPNトランジスタ10のベース端子の方にも加
えられる。
ここで、NPNトランジスタ10.エミッタ抵抗11、
PNPトランジスタ12、エミッタ抵抗13の配列はC
IIと全く同じなので、やはり制御電圧EOによってT
1端子に接続されるC2の充電電流が定まり、この部分
の時定数、ひいては出力Q2端子に現われるパルスP2
のパルス幅が決定される。
更に、パルスP2は結合コンデンサ14を通してNPN
トランジスタ15のベース端子に加えられる。また16
はトランジスタ150ベース入力抵抗、17はコレクタ
負荷抵抗である。この様にするとパルスP2はコンデン
サ14と抵抗16で微分され、パルスP2の負方向のエ
ツジ部分から後の僅かな期間だけトランジスタ15を導
通させる。トランジスタ15が導通するとその期間だけ
コレクタ負荷抵抗17の両端に正パルスが生じこれが出
力パルスPsoとなる。
なお、ここではパルスP2から出力パルスPs。
をつくる際、微分回路とトランジスタを組合わせたがこ
れは勿論通常の単安定マルチバイブレータを使用しても
構わない。
ところで、マルチバイブレータMMIのT I Lit
子の電圧VCは第7図に示す様にパルスPsの入来した
時点より直線的に増加しマルチバイブレータ素子によっ
て定まる一定電圧分VC1だけ上昇すると再び元のレベ
ルに戻って次の入力パルスPsが来るまで侍磯する。そ
しての電圧Vcが上昇を続けている期間が出力P1のパ
ルス幅Tdlになる。
この時の電圧Vcの増加の傾向はコンデンサC1の充電
電流1e2と容ffi[clによって定まり、V−(I
C2/CI ) T で現わされる。従って、(11121を考え合せてパル
ス幅Td1を計算すると、 T+jl −CI Vc1/ L C2−CIR1Vc
1/ (Eb −EO)C1R1’/e1 ==       T、        ・・・(3)
bTd となり、パルス幅Tdlは入力パルスpsの周期Tsに
比例する。またここでは第1の単安定マルチバイブレー
タMMIについて記述したが、これは勿論単安定マルチ
バイブレータMM2の動作についてもまったく同じ動作
をするものである。従ってこの様にすればTSか変化す
ればそれに比例して出力パルス幅7dl、 Td2も変
化するので入力パルスPsの周波数が変化しても入力パ
ルスPsと出力パルスPsoどの位相関係は変化しない
また第5図においてポテンショメータ3と抵抗4はF−
V交換器の出力を調整するものであって、この様にして
得られた電圧EO’を変化させる事によって出力パルス
P1.P2の出力パルス幅Td1. Td2が変化する
ので結局ポテンショメータ3を調整することによって入
力パルスpsに対する出力PS′の位相を連続的に変化
させる事が出来る。
更にこの様にポテンショメータ3を通して制御電圧EO
の代わりに電圧EO’ を得てこれを定電流回路C11
,CI2に加えても電圧(Etl −EO’)が入力パ
ルスPsの周波数fに比例して変化することに変わりは
ないので、やはり同様に、出力パルスTdL Td2は
Tsに比例して動く事になり入力パルスPsと出力パル
スPsoの位相の相対位置は入力パルスpsの周波数に
は影響されないことになる。そしてその位置関係はポテ
ンショメータ3を動かすことによって自在に設定するこ
とか出来る。
(発明の効果) 以上詳述したように本発明によれは、原パルスpsに対
して位相関係が“遅れ”から゛進み”の状態まで連続的
に変化する回路を作ることが出来、しかもこの位相関係
は入力パルスpsの周波数に影響されない回路が実現さ
れる。
これは例えば複数の同期信号周期における対応する受像
管ディスプレイ機器の同期信号移相に好適であり、この
回路の出力に得られたパルスに機器の偏向回路を同期さ
せて動作させると受像管面上の画像位置を偏向周波数に
無関係に動かすことが出来る。
【図面の簡単な説明】
第1図は本発明のパルス移相回路のブロック図、第2図
、第3図、第4図はその動作説明図、第5図は本発明の
パルス移相回路の具体的な回路の一実施例を示した図、
第6図、第7図はその動作説明図、第8図は本発明を適
応する部分の動作の目的を示した図、第9図は本発明に
対応する従来例のブロック図、第10図はその動作説明
図である。 1.4,5.7.9.11.13.16.17・・・抵
抗、2・・・コンデンサ、3・・・ポテンショメータ、
6.10.15・・・NPNトランジスタ、8.12・
・・PNPトランジスタ、C1,C2,C3・・・時定
数決定用コンデンサ、C11,CI2・・・定電流回路
、DEF・・・偏向波形発生回路、F−V・・・周波数
−電圧変換器、MM1〜M M 5・・・単安定マルチ
バイブレータ、Ps・・・入力同期信号、\VS・・・
波形整形回路。 特許出願人  日本ヒククー株式会社・、′、。 代表者  垣木 邦夫1.゛−づ′ I−,1 第1図 第2図    第3図 (a)            (b)第4図 第6図 1r、        第9図 PS2−旧−」− 第10図 手vcネ山n−= 7’: 昭和62年12月77日

Claims (3)

    【特許請求の範囲】
  1. (1)第1のコンデンサに第1の定電流回路を通して充
    放電する時定数に従って出力パルス幅が決定される第1
    の単安定マルチバイブレータと、この第1の単安定マル
    チバイブレータの出力パルスの後縁でトリガされ、第2
    の定電流回路によつて第2のコンデンサに充放電する時
    定数によつて出力パルスのパルス幅が決定される第2の
    単安定マルチバイブレータと、第1の単安定マルチバイ
    ブレータの入力トリガパルスに関連する周波数波形をそ
    の周波数に応じた値の直流電圧に変換する周波数−電圧
    変換器とを備え、上記周波数−電圧変換器の出力によっ
    て前記第1及び第2の定電流回路を制御するようにして
    、前記トリガパルスの周波数が変化しても、このトリガ
    パルスと出力波パルスの後縁とが同じ位相差関係を保持
    するようにしたことを特徴とするパルス移相回路。
  2. (2)第1及び第2の定電流回路の制御特性を変化させ
    ることにより、出力パルスの後縁の位相をトリガパルス
    の周波数が変化しても常に同じ割合で自在に調節出来る
    ようにした特許請求の範囲第1項記載のパルス移相回路
  3. (3)トリガパルスを受像管を使用したディスプレイ機
    器の同期信号とし、出力波パルス後縁の位相を調整する
    ようにし、これにより偏向回路の同期をとり、画像位相
    調整を行なうようにした特許請求の範囲第1項または第
    2項記載のパルス移相回路。
JP61223238A 1986-09-20 1986-09-20 パルス移相回路 Pending JPS6377215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61223238A JPS6377215A (ja) 1986-09-20 1986-09-20 パルス移相回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61223238A JPS6377215A (ja) 1986-09-20 1986-09-20 パルス移相回路

Publications (1)

Publication Number Publication Date
JPS6377215A true JPS6377215A (ja) 1988-04-07

Family

ID=16794963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61223238A Pending JPS6377215A (ja) 1986-09-20 1986-09-20 パルス移相回路

Country Status (1)

Country Link
JP (1) JPS6377215A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303967A (ja) * 1988-06-01 1989-12-07 Mitsubishi Electric Corp 同期信号分離回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303967A (ja) * 1988-06-01 1989-12-07 Mitsubishi Electric Corp 同期信号分離回路

Similar Documents

Publication Publication Date Title
KR900007613B1 (ko) 펄스 이상 회로
JPS6377215A (ja) パルス移相回路
US6320434B1 (en) Circuit and method for generating a synchronous clock signal
US4234826A (en) Synchronous switched vertical deflection driven during both trace and retrace intervals
JPS5854545B2 (ja) 水平同期装置
EP0273497A1 (en) Circuit for producing a periodic, essentially parabolic signal
US5754015A (en) Horizontal deflection circuit for multiscan type display devices
JP3464497B2 (ja) 装置、水平ブランキング信号発生器および水平偏向システム
JPS62216588A (ja) 水平位相シフト回路
CN1040166C (zh) 中心位置调节电路
US5625261A (en) Stabilizing circuit for stabilizing the horizontal picture size on the display of a television receiver
JP2794693B2 (ja) 水平偏向回路
KR0161400B1 (ko) 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치
US5923387A (en) Picture display apparatus and method of generating a focusing voltage
US3944883A (en) Retrace pulse generator having improved noise immunity
JPH067631Y2 (ja) 映像信号処理回路
JPH0636558B2 (ja) 水平ブランキングパルス発生回路
KR100476436B1 (ko) 고글신호 제어장치 및 방법
JP2861046B2 (ja) 水平偏向幅検出回路
JPH0720811A (ja) 水平afc回路
JPH0746068Y2 (ja) パルス幅変調方式電源の周波数同期回路
GB2104743A (en) Line synchronizing circuit for a picture display device
US3456075A (en) Phase comparison circuit
JP2573024B2 (ja) マルチ走査形crt表示装置
JP3257439B2 (ja) 水平位置調整回路