JPS637008A - 進行波型分布増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 ショットキー接合型ＦＥＴを増幅素子として使用したマ
イクロ波用進行波型分布増幅器であって、ドレインとソ
ースがクロスオーバーしているＦＥＴを使用したことを
特徴とする。この構造のＦＥＴを採用したことにより、
ゲート・ソース間容量及びゲート抵抗を小さくでき、増
幅器の高周波化、高利得化をはかることができる。

産業上の利用分野 本発明はマイクロ波無線装置、測定装置等に用いるマイ
クロ波増幅器、特にマイクし１波用進行波型分布増幅器
に関する。

近年マイクロ波を利用した伝送／Ｊ式は、市街回線の需
要の激増及びテレビジョンの急激な普及等に伴い公衆通
信網の基幹となっている。他方、この公衆通信網以外に
も、簡易通信、［１−カル通信、及び衛星通信等の分野
においてマイク［１波伝送方式が採用されている。。

マイクロ波は波長が極めて短いので、ＶＨＦＨＦ下の電
波とはかなり異なった性質を示し、光の特性に非常によ
く似てくるので、低周波回路であられれなかった諸現象
がでてくるため、その考え方、取扱い方をややに異する
。例えば、マイクロ波の伝送線路（電波を一方向に伝え
るための線路、及び電源と負荷とを繋ぎ合わせるための
回路を含む）として、低周波用の平行２線を用いると、
波長が線間距離と同程度になることに起因して、線路の
湾曲や接続部のわずかな寸法上の不一致から反射あるい
は放射がおこり、また、隣接物による干渉を受けやすく
なり、損失及び歪みが実用上問題となるレベルになる。

そのため従来から、マイクロ波を損失及び歪みを少なく
伝送するために波長と同程度の断面寸法を有する同軸管
及び導波管等の特殊な伝送線路が用いられていた。

しかし、同軸管及び導波管等からなる伝送線路は、これ
らの基本形状からして立体的な構成とならざるをえず、
小型化、軽量化、及び量産性等の面で制約が生じる。そ
こで最近においては、近年急速に発展したＩＣ技術やプ
リント配線板のパターン形成技術を応用して製造可能な
マイクロストリップ線路もマイクロ波伝送線路として実
用に供されるようになってぎた。このマイクロストリッ
プ線路に半導体能動素子を接続してマイクロ波増幅器を
得る開発が近年盛んに進められ、超広帯域、高利得のマ
イク【コ波増幅器の実現が要望されている。

従来の技術 超広帯域化、超高速パルス増幅を目的としたマイクロ波
増幅器の−・つとして進行波型分布増幅器が知られてい
る。このマイクロ波用進行波型分布増幅器は、ショット
キー接合型ＦＥＴを増幅素子として使用し、例えば第４
図に示すような構成となっている。

第４図は４段ＦＥＴ進行波型分布増幅器の概略構成図で
あり、インプットに入力された信号は並列に接続された
４個のＦＥＴ１〜４のゲートＧ１からＧ４に入力され、
増幅された信号がそれぞれのＦ　Ｅ　Ｔのドレインから
取出されて合成増幅信号がアウトプットに出力される。

それぞれのＦＥＴのソースは接地されている。Ｚ　１Ｚ
１、Ｚ２、２．２４はインピーダンスをあられしており
、これらのインピーダンスを挿入することにより増幅回
路のインピーダンス整合をはかっている。第４図におい
て、Ｒ及びＲ８は終端抵抗をあられしている。

第４図の４段ＦＥＴ進行波型分布増幅器の回路は、周知
のように第５図（Ａ）、（Ｂ）の分布定数線路の等価回
路に置換えられる。第５図（Ａ）が第４図の入力部の等
価回路であり、第５図（Ｂ）が出力部の等価回路である
。第５図（Ａ）において、Ｒｏはゲート抵抗をあられし
ており、ｃｏＳはゲート・ソース間容量をあられしてい
る。又第５図（Ｂ）において、５は電流源であり、Ｒｄ
はドレイン抵抗をあられし、Ｃｄｓはドレイン・ソース
間の容量をあられしている。第５図の等価回路から明ら
かなように、第４図の増幅回路においては、伝送線路と
ＦＥＩ−の容量から分布定数線路が構成されている。

第４図に示すようなＦＥＴ進行波型分布増幅器に使用さ
れている従来のＦＥＴは、第６図に示すようなゲートと
ソースの電極配線がクロスオーバーしているいわゆるゲ
ート・ソースフ［コスオーバー型ＦＥＴであった。電極
配線のクロスオーバー部分でのＦＥＩ−の断面図を第７
図に示ず。第７図において、１０はソース電極、１２は
ドレイン電極であり、それぞれの電極はｎ層層とオ゛−
ミツク接合するように金から形成されている。１４はゲ
ート電極であり、ｎ層とショットキー接合を形成するよ
うにアルミニウム（Ａ〕）から形成されている。２０は
ボンディング用ゲートパッドであり、ＳｉＯ２の酸化膜
１６を一様に形成し、ゲート電極１４及びゲート電極パ
ッド２０部分に穴開けをしてからＡＩ配線１８によりゲ
ート電極１４とゲート電極パッド２０とを接続する構成
となっている。

発明が解決しようとする問題点 ところで−般にショットキー接合型ＦＥＴにおいては、
ゲート・ソース間容ｆｆｉｃｇ８がドレイン・ソース間
容量Ｃｄｓよりも大きいため、増幅器を広帯域化するた
めに、Ｃ＝Ｃｇ、−Ｃｄ、の容量を第４図の増幅回路に
使用されているＦトＴのドレイン・ソース間に付加しな
ければならない。これに加えて、ＦＥＴ進行波型分布増
幅器に使用されてている従来のＦＥＴは、第６図に示す
ようなゲートとソースの電極配線がクロスオーバーして
いるいわゆるゲート・ソースクロスオーバー型ＦＥＴで
あるため、ゲート・ソース間容１ｃ、Ｓが増加Ｊる（フ
リンジング容量）という欠点があると共に、ゲート抵抗
Ｒ０も大きくなるという欠点があった。

このため、増幅回路に使用するＦＥＴのドレインとソー
ス間に付加する付加容ＩＣ，も大きな値としなければな
らないため、増幅器の高周波数化、高利得化に弊害があ
るという問題点があった。

本発明はこのような点に鑑みなされたものであり、その
目的とするところは、進行波型分布増幅器に使用される
ＦＥＴの電極配線パターンを変更することにより、高周
波数化及び高利得化を可能としたマイクロ波用進行波型
分布増幅器を提供することである。

問題点を解決するための手段 本発明によれば、ショットキー接合型Ｆ　Ｅ　Ｔを増幅
素子として使用したマイクロ波用進行波型分布増幅器に
おいて、トレイン（］〕）とソース（Ｓ）の電極配線が
絶縁膜を介してクロスオーバーしているＦＥＴを使用す
ることにより、上述した問題点が解決される。

作　　　用 Ｆ　Ｅ　Ｔのドレイン（Ｄ）とソース（Ｓ）の電極配線
が絶縁膜を介してクロスオーバーしでいる構造を採用し
たため、ゲート（Ｇ）とソース（Ｓ）の電極配線はり１
コスオーバーさせる必要なく、ゲート・ソース間容量Ｃ
及びゲート抵抗Ｒ９を小Ｓ さくすることができる。このためゲート・ソース間容量
Ｃｇ、とドレイン・ソース間容ｉｃ、８とのバランスが
ずれることに起因する容量のイ４加の必要性が解消され
ると共に、従来の増幅器に比してより高い周波数化、高
利得化をはかることが可能となる。

実　　施　　例 以下本発明を図面に示す実施例に基づいて詳細に説明す
ることにする。

本発明の進行波型分布増幅器の回路構成の一例は、第４
図に関して説明した従来技術の回路構成と同一であるた
めその説明は省略することにする。

本発明の進行波型分布増幅器の特徴は使用されるショッ
トキー接合型ＦＥＴの電極配線構造であり、この特徴部
分について第１図〜第３図を参照して説明することにす
る。第１図は本発明のＦＥＴの電極配線パターンの一実
施例を示す平面図であり、ドレインとソースの電極配線
がクロスオーバーしているトレイン・ソースクロスオー
バー型ＦＥＴである。第１図において、Ｄはドレインの
電極配線を、Ｓはソースの電極配線を、及びＧはゲート
の電極配線をそれぞれ示している。マイクロ波帯で低雑
音特性を実現Ｊるためにゲート長を短くすることが必要
であり、ゲート長は１μｍ以下にするのが望ましい。セ
ルフアライメント法、電子ビーム露光法などによりこの
短いゲート長を実現することが可能である。

第１図の電極配線パターンによれば、ゲート電極とソー
ス電極とがクロスオーバーしていないために、各ゲート
電極とボンディング用のゲートパラドどの接続長さを短
くすることができ、これによりゲート抵抗Ｒｇを小さく
することができる。

更にゲート電極とソース電極とがり［」スオーバーしＣ
いないために、ゲート・ソース間容量Ｃ９Ｓを非常に小
ざく設定することが可能となる。この電極パターンをと
ることにより、比較的容易にゲート・ソース間容量Ｃｇ
８とドレイン・ソース間容量Ｃｄｓとを等しくなるよう
に設計することができ、従来の進行波型分布増幅器で必
要であった付加容量を必要としない回路構成とＪること
ができるため、従来の増幅回路に比してより高周波化、
高利得化を達成した進行波型分布増幅器を実用すること
ができる。

第２図を参照すると本発明に使用づ−るＦ　Ｅ　Ｔの一
例の模式図が示されており、ソースＳの電極配線とドレ
インＤの電極配線とがグー１〜雷極Ｇが存在しないとこ
ろでクロスオーバーしている様子がよく示されている。

このクロスオーバー部分についての断面図が第３図に示
されている。半絶縁ｖＩＱａΔＳ基板」二には、イオン
注入７　［１［７スによりＳｉイオンが打ら込まれ０層
２４及び高１１ｉｌｌのｎ＋層２６．２８が形成されて
いる。［１層２６及びｎ＋層２８にはオーミック接合を
達成）゛るために金から形成されたソース電極１０及び
ドレイン電極１２がそれぞれ設けられている。

第３図はソースの電極配線とドレインの電極配線とのク
ロスオーバー部分の断面図を示しているため、ゲー］〜
電極は示されていない。本実施例においても周知のよう
にゲート電極は０層２４とショットキー接合を達成する
ためにＡノより形成されている。本実施例においては、
ソース電極１０とドレイン電極１２とのりＩ」スオーバ
ー配線を達成するために、ソース電極１０及びドレイン
電極１２を覆うように絶縁膜、例えば５１０２の酸化Ｉ
ｔ！１６が一様に形成されたあと、ソース電極１０及び
ボンディング用ソース電極パッド３２に穴開けが行なわ
れ、金より形成された電極配線３０によりソース電極１
０とボンディング用ソース電極パッド３２とがドレイン
電極１２をクロスオーバーして接続される。

発明の効果 本発明の進行波型分布増幅器は、ドレインとソースの電
極配線が絶縁膜を介してクロスオーバーしているＦＥＴ
を採用して構成したので、ゲート・ソース間容量ｃ、Ｓ
が低減でき、トレイン・ソース間容量ＣｄＳが増加でき
るために、従来の増幅回路で必要であった容量の付加が
必要でなくなると共に、ゲートの配線を短く設計できる
ため、ゲート抵抗Ｒｇの低減も同時に実現づることがで
きる。

このような電極配線パターンを有刃るＦＥＴを用いて進
行波型分布増幅器を構成づると、従来の増幅器に比しよ
り高周波化及び高利得化を達成できる進行波型分布増幅
器を捉供Ｃぎるという効果を奏する。

【図面の簡単な説明】 第１図は本発明の進行波型分布増幅器に使用するＦＥＴ
の電極配線パターンの一実施例を示す平面図、 第２図は本発明に使用するＦＥＴの電極配線バターンの
一例を示す模式図、 第３図はソース電極配線とドレイン電極とのクロスオー
バー部分でのＦＥＴ断面図、 第４図は４段ＦＦＴ進行波型分布増幅器の回路構成図、 第５図は第４図の分布定数線路等価回路であり、第５図
（Ａ）は入力側を、第５図（Ｂ）は出力側をそれぞれ示
しでいる。 第６図は進行波型分布増幅器に使用されている゛従来の
ＦＥＴの電極配線パターンを示す平面図、第７図はソー
ス電極とゲート電極配線とのクロスオーバー部分でのＦ
ＥＴの断面図である。 １〜４・・・ＦＥＴ、　　　　　５・・・電流源、１０
・・・ソース電極、　　　　１２・・・ドレイン電極、
１４・・・ゲート電極、　　　１６・・・酸化膜、１８
・・・ゲート電極配線、 ２０・・・ボンディング用ゲート電極パッド、２２・・
・半絶縁性ＧａＡｓ基板、 ３０・・・ソース電極配線、 ３２・・・ボンディング用ソース電極パッド。 （Ａ） ｌＩ：１） １０−−−−ソース電ネに １２−−ｍ−ドレイン嘆１極 分布定数線路等価回路図 第５図 １４−一一ケ゛−ト電極 ＋６−＝卯化膿 １８−−グ丹肩ζＱ＃乙東 従来例のクロスオーバ部分での断面図 第７図

Claims (1)

【特許請求の範囲】
1. ショットキー接合型ＦＥＴを増幅素子として使用したマ
   イクロ波用進行波型分布増幅器において、該ＦＥＴのド
   レイン（Ｄ）とソース（Ｓ）の電極配線が絶縁膜を介し
   てクロスオーバーしていることを特徴とする進行波型分
   布増幅器。