JPS636952A - 時分割交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、時分割交換機に係わり、特に故障部位の判
定を可能にした時分割交換機に関する。

（従来の技術） 従来より、音声信号やデータを所定の周波数でサンプリ
ングして離散情報を生成し、これをハイウェイ上で時分
割多重配列し、そのタイムスロットを入替えることによ
って交換動作を行う時分割多重交換システムが知られて
いる。中でも、ＰＣＭ時分割交換システムは、大通信容
量下にあっても漏話が少ないシステムとして有望視され
ている。

第５図に従来のＰＣＭ時分割多重交換機の構成を示す。

上り時分割多重ハイウェイ１と、下り時分割多重ハイウ
ェイ２とは、時分割スイッチ３を介して接続されている
。時分割スイッチ３は、上り時分割多重ハイウェイ１上
の入力信号のタイムスロットと下り時分割多重ハイウェ
イ２上の出力信号のタイムスロットの入替えを行うこと
により時分割多重交換を行うものである。−方、例えば
電話、ファクシミリなどの各端末５ａ、５ｂは、加入者
回路６ａ、６ｂを介して両ハイウェイ１゜２に接続され
る。加入者回路６ａ、６ｂは、端末１から入力された情
報を上り時分割多重ハイウェイ１上の特定のタイムスロ
ットに出力するとともに、下り時分割多重ハイウェイ上
の特定のタイムスロットの情報を端末１へ出力するｎ能
を有する。

このような構成によってＰＣＭ時分割多重交換が行われ
る。

ところで、上述した時分割交換機における時分割ハイウ
ェイの試験は、制御回路４から下り時分割多重ハイウェ
イ２へ適当な試験用の信号を送出し、上り時分割多重ハ
イウェイ１を介しての受信状態を確認することによって
行われている。これによって各ハイウェイ１．２の異常
の有無を確認している。このため、時分割スイッチ３に
は、制御回路４からのデータを取入れる入力ボート１５
と、制御回路４ヘデータを出力する出力ボート１６とが
備えられている。また、加入者回路６ａ６ｂは第６図に
示すように、端末１が２線−４線変換を行うハイブリッ
ド回路１１と、スイッチ１２、ｊ３とを介して２つのハ
イウェイ１．２に接続されるように構成される。スイッ
チ１２゜１３は、通話時にはハイブリッド回路１１と各
ハイウェイ１，２とを接続し、交換機の試験時には制御
回路４からの制御に基づいてループ回路１４を介して両
ハイウェイ１，２相互を接続する。したがって、試験時
においてスイッチ１２．１３がループ回路１４側を選択
した場合には、上り・下り時分割多重ハイウェイ１，２
に回答異常がなければ、制御回路４は送信した信号をそ
のままの形態で受信することができ、両ハイウェイ１．
２が正常であることをＩＫＫできる。

しかしながら、このような従来の試験方法では、制御回
路４から送信した信号と受信した信号とが不一致の場合
には、上り時分割多重ハイウェイ１と下り時分割多重ハ
イウェイ２のいずれか一方或は両方が異常であることは
分るが、どこの部分に障害があるのかを判断する事がで
きないという問題があった。このため、加入者回路６の
設置数が増えてくると、ハイウェイの故障部位を特定す
るのが非常に困難になるという問題があった。

（発明が解決しようとする問題点） このように、従来の時分割交換ａにあっては、上り・下
り時分割多重ハイウェイにおける故障の有無を検出する
事はできるものの、その故障部位を特定することができ
ないという問題があった。

この発明は、かかる問題を解決するためなされたもので
、時分割多重ハイウェイの故障部位を特定でき、もって
保守点検の手間を大幅に短縮できる時分割交換機を提供
することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、複数の情報を時分割伝送する為の上り・下り
時分割多重ハイウェイに接続された加入者回路やトラン
ク回路を次のように構成したことを特徴としている。

即ち、本発明における加入者回路又はトランク回路は、
制御回路の制御に基づいて上り時分割多重ハイウェイと
下り時分割ハイウェイとを選択的に接続するスイッチと
、制御回路の制御に基づいて上り時分割ハイウェイに試
験用の情報を送出する情報発生回路とを具備したことを
特徴としている。

（作用） 時分割多重ハイウェイの試験を行う際には、まず、制御
回路の制御に基づいて、加入者回路又はトランク回路の
情報発生回路を作動させ、加入者回路又はトランク回路
から試験用の情報を上り時分割多重ハイウェイ上に送出
させる。上り時分割多重ハイウェイが正常であれば、こ
の情報が制御回路に受信される。制御回路は、受信され
た情報と予め特定されている試験用の情報とを比較して
、−致していれば上り時分割多重ハイウェイが正常であ
ることを知ることができる。−方、画情報が不一致であ
れば上り時分割多重ハイウェイが異常であることが分る
。

次に、Ｕ制御回路がスイッチを制御して上りと下りの時
分割多重ハイウェイを接続し、下り時分割多重ハイウェ
イ上に試験用の情報を送出すると、両ハイウェイが正常
であれば送出された情報は上り時分割多重ハイウェイを
介して制御回路に戻ってくる。したがって、制御回路は
、送信した情報と受信した情報との一致・不一致を確認
することにより両ハイウェイが正常であるか異常である
かを判断する事ができる。この場合、上記の方法によっ
て上り時分割多重ハイウェイの試験を行っているので、
先の試験に異常がなく、後の試験に異常がある場合には
、下り時分割多重ハイウェイに異常があることが特定で
きる。

（実施例） 以下、図面に基づいて本発明の一実施例について説明す
る。

第１因は本発明をＰＣＭ時分割多重交換纒に適用した例
を示すものである。

この交換線の基本的構成は、第１図に示した従来のＰＣ
Ｍ時分割多坦交換殿と同様であるが、この実施例に係る
交換機は、加入者回路２１ａ。

２１ｂの構成が異なっている。この加入者回路２１ａ、
２１ｂの詳細を第２図に示す。

２線−４線変換を行うハイブリッド回路３１の２線側端
子には端末５ａ　（５１））が接続され、−方の４線側
端子は、スイッチ３２の第１の端子に接続されている。

このスイッチ３２の共通端子は、下り時分割多重ハイウ
ェイ２に接続されている。

ハイブリッド回路３１の他方の４線側端子は、スイッチ
３３の一方の端子に接続されている。このスイッチ３３
の共通端子はスイッチ３４の一方の端子に接続されてい
る。スイッチ３４の共通端子は上り時分割多重ハイウェ
イ１に接続されている。

スイッチ３２．３４の各他方の端子同士は、ループ回路
３５を介して接続されている。また、スイッチ３３の他
方の端子には本発明の要旨である情報発生回路３６から
の試験用情報が与えられる。

情報発生回路３６、スイッチ３２〜３４は、制御回路４
からの制御信号に同期して動作し、又は切替えられる。

以上の構成において、今、端末５ａ　（５ｂ）が通話を
行う場合には、制御回路４は、スイッチ３２〜３４に！
ＩＩ　ｌＩＩ信号を送出し、スイッチ３２゜３３をハイ
ブリッド回路３１側に切替え、スイッチ３４をスイッチ
３３側に切替える。この状態で端末５ａ（５ｂ）からの
情報がハイブリッド回路３１に入力されると、この情報
は図示しない手段によって伝送帯域周波数の例えば２倍
の周波数でサンプリングされＰＣＭ符号化される。そし
て、ハイブリッド回路３１は、スイッチ３３．３４を介
して上り時分割多重ハイウェイ１の特定のタイムスロッ
トにＰＣＭ符号化された情報を出力する。

この情報は、時分割スイッチ３に入力される。時分割ス
イッチ３は、入力された情報を下り時分割多重ハイウェ
イ２の相手先のタイムスロットに入替える。そして、こ
のタイムスロットで特定される相手方の加入者回路２１
のスイッチ３２．３２を介して端末５ｂ　（５ａ）にそ
の情報が伝達される。

次に、時分割多重ハイウェイ１．２の試験を行う場合に
ついて説明する。

まず、上り時分割多重ハイウェイ１の試験を行うには、
制御回路４の制御によって加入者回路２１ａのスイッチ
３３を情報発生回路３６側に接続し、スイッチ３４をス
イッチ３３側に接続する。

情報発生回路３６は、制御回路４の指令に基づいて試験
用の特定の情報を出力する。この情報は、例えばオール
「Ｏ」、オール「１」等の情報である。この試験用の情
報は、スイッチ３３．３４を介して上り時分割多重ハイ
ウェイ１上の特定のタイムスロットに割当てられる。制
御回路４は、時分割スイッチ３の出力ボート１６を常時
監視しており、上記の特定のタイムスロット上の情報と
予め分っている試験用の情報とを比較する。もし、−致
したなら加入者回路２１ａ及び上り時分割多重ハイウェ
イ１は正常であると判断することができる。−方、不一
致であれば、加入者回路２１ａ又は上り時分割多重ハイ
ウェイ１に故障があると判断できる。

そこで、次に、同様な操作を加入者回路２１ｂについて
も行う。この結果、加入者回路２′１ｂから上り時分割
多重ハイウェイ１を介して制御回路４で受信された情報
と予め分っている試験用の情報とが一致したなら、故障
は加入者回路２１ａの部分にあると判断する事ができる
。もし、不一致である場合には、上り時分割多重ハイウ
ェイ１の部分に故障があると判断できる。このような判
断は、具体的には制御回路４に第３図に示すような上り
時分割多重ハイウェイ試験結果判定表を設けておき、こ
れに基づいてなされる。

両加入者回路２１ａ、２１ｂからの情報を受信していず
れも正常と判断された場合には、少なくとも上り時分割
多重ハイウェイ１における異常はないと判断できる。そ
こで、次に制御回路４の制御によって加入者回路２１ａ
のスイッチ３２゜３４をループ回路３５側に接続する。

そして、制御回路４は時分割スイッチ３の入力ボート１
５に試験用の特定の情報を出力する。時分割スイッチ３
は、この情報を下り時分割ハイウェイ２の特定のタイム
スロットに出力する。この情報は、下り時分割多重ハイ
ウェイ２〜加入者回路２１ａのループ回路３５〜上り時
分割多重ハイウェイ１〜時分割スイッチ３の出力ボート
１６を介して制御回路４に受信される。制御回路４は、
この受信した情報と先に出力した情報とを比較して、画
情報の一致・不一致を確認する。

次に制御回路４の制御によって加入者回路２１ｂのスイ
ッチ３２．３４をループ回路３５に接続し、同様の試験
を行なう。制御回路４には、第４図に示すような下り時
分割多重ハイウェイ試験結果判定表が備えられており、
この表に基づいて上記結果から故障部位の判定がなされ
る。

このように、本実施例によれば、単にハイウェイの故障
の有無ばかりでなく、その故障の部位が明確になり、機
器の保守・点検上極めて有利となる。

なお、上記実施例では、加入者回路２１ａ。

２１ｂを介しての情報を調べたが、時分割多重ハイウェ
イに接続されたトランク回路に同様のループ回路、情報
発生回路を付加しておけば、トランク回路を介しての故
障部位の検索も可能である。

また、本発明は、特にＰＣＭ時分割多重交換機に限定さ
れるものではなく、例えばＲＡＭ時分割多重交換機にも
適用可能であることは言うまでもない。

このように、本発明はその要旨を逸脱しない範囲で種々
°変更して実施する事ができる。

［発明の効果］ 以上述べたように、本発明によれば、加入者回路又はト
ランク回路に情報発生回路を付加したので、従来、時分
割多重ハイウェイ上における故障の有無しか判断できな
かった時分別多重ハイウェイ試験で、その詳細な故障箇
所までをも判定する事が可能となり、機器の保守点検が
極めて楽になるという効果を奏することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＰＣＭ時分割多重交換
機の構成を示すブロック図、第２図は同交換礪における
加入者回路の更に詳細を示すブロック図、第３図及び第
４図は同装置におけるυＩ御回路が備えている試験結果
判定表を示す図、第５図は従来のＰＣＭ時分割多重交換
機の構成を示すブロック図、第６図は同装置における加
入者回路の構成を示すブロック図である。 １・・・上り時分割多重ハイウェイ、２・・・下り時分
割多重ハイウェイ、３・・・時分割スイッチ、４・・・
制御回路、５ａ、５ｂ−・・端末、６ａ、６ｂ、２１ａ
。 ２１ｂ・・・加入者回路、１１．３１・・・ハイブリッ
ド回路、１２．１３．３２〜３４・・・スイッチ、１４
゜３５・・・ループ回路、１５・・・入力ボート、１６
・・・出力ボート、３６・・・情報発生回路。 出願人代理人　弁理士　鈴江武彦 ２１ａ（２１ｂ）　　第１図 第２図 第３図 第４図 ６ａ（６ｂ）　　第５図 第６図

Claims (4)

【特許請求の範囲】
1. （１）複数の情報を時分割で伝送する上り時分割多重ハ
   イウェイ及び下り時分割多重ハイウェイと、上り時分割
   多重ハイウェイ上の入力信号と下り時分割多重ハイウェ
   イ上の出力信号のタイムスロットを入替えて時分割交換
   を行う時分割スイッチと、前記上り・下り時分割多重ハ
   イウェイに接続されてこれらハイウェイに対して信号の
   送受を行う加入者回路と、前記時分割スイッチ及び加入
   者回路を制御する制御回路とを具備した時分割交換機に
   おいて、前記加入者回路は、前記制御回路の制御に基づ
   いて上り時分割多重ハイウェイと下り時分割多重ハイウ
   ェイとを選択的に接続するスイッチと、前記制御回路の
   制御に基づいて上り時分割多重ハイウェイに試験用の情
   報を送出する情報発生回路とを具備したものであること
   を特徴とする時分割交換機。
2. （２）情報発生回路は「０」又は「１」の任意の組合わ
   せパターンを出力するものである特許請求の範囲第１項
   記載の時分割交換機。
3. （３）複数の情報を時分割で伝送する上り時分割多重ハ
   イウェイ及び下り時分割多重ハイウェイと、上り時分割
   多重ハイウェイ上の入力信号と下り時分割多重ハイウェ
   イ上の出力信号のタイムスロットを入替えて時分割交換
   を行う時分割スイッチと、前記上り・下り時分割多重ハ
   イウェイに接続されてこれらハイウェイに対して信号の
   送受を行うトランク回路と、前記時分割スイッチ及びト
   ランク回路を制御する制御回路とを具備した時分割交換
   機において、前記トランク回路は、前記制御回路の制御
   に基づいて上り時分割多重ハイウェイと下り時分割多重
   ハイウェイとを選択的に接続するスイッチと、前記制御
   回路の制御に基づいて上り時分割多重ハイウェイに試験
   用の情報を送出する情報発生回路とを具備したものであ
   ることを特徴とする時分割交換機。
4. （４）情報発生回路は「０」又は「１」の任意の組合わ
   せパターンを出力するものである特許請求の範囲第３項
   記載の時分割交換機。