JPS6367748A - 電極パタ−ンおよびその製造方法 - Google Patents

電極パタ−ンおよびその製造方法

Info

Publication number
JPS6367748A
JPS6367748A JP21199786A JP21199786A JPS6367748A JP S6367748 A JPS6367748 A JP S6367748A JP 21199786 A JP21199786 A JP 21199786A JP 21199786 A JP21199786 A JP 21199786A JP S6367748 A JPS6367748 A JP S6367748A
Authority
JP
Japan
Prior art keywords
substrate
metal film
electrode pattern
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21199786A
Other languages
English (en)
Inventor
Kazuya Okabe
岡部 和弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP21199786A priority Critical patent/JPS6367748A/ja
Publication of JPS6367748A publication Critical patent/JPS6367748A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「技術分野j 本発明は、例えば縦形簿膜トランジスタ、ブレーナ型光
セシサなど1こ適用される電極パターンおよびその製造
方法に関する。
「従来技術およびその問題点」 近年、各種電子部品の製造に際して、基板上に蒸着、ス
パッタリングなどの手段で金、1膜を形成し、これをフ
ォトエツチングして電場パターンを形成する技術が広く
応用されている。
従来の電極パターンの一般的なIR造を示すと、例えば
第6図に示すように、ガラス、セラミックスなどの基板
1上に、必要に応じて半導体層などの薄膜2を介し、金
属膜のストリ・ンブからなる電極パターン3が形成され
ている。この場合、電極パターン3は、所定の周隙aを
おいて形成されている。
しかしなから、通常の工・ンチング技術によって上記の
電極パターンを形成する場合、隣撞する電極パターン3
が電気的にショートしないようにするため、電場パター
ン3の間隙aは最低で510um程度必要であり、また
、電場パターン3が断線しないようにするため、?柵パ
ターン3の1羞bも最低10um程度は必要とされてい
る。したがって、電極パターン3の配列3厘には限度が
あり、これが電気部品の小型化、性能の向上のネックと
なっていた。
「発明の目的」 本発明の目的は、通常のエツチング技術を用いでより高
と度のパターンが形成できるようにした電極パターンお
よびその製造方法を提供することにある。
[発明の構成j 本発明による電極パターンは、基板表面または基板上に
形成された薄膜表面に、凸部をなすラインと凹部をなす
ラインとが交互に形成され、これらの凸部および凹部に
金1膜が互いに分離されてそれぞれ形成されていること
を特徴とする。
このように、凸部および凹部に金属膜を分離して形成す
ることにより、凸部と凹部の段差によって電極パターン
の間隙を設けることができ、間隙のために必要なスペー
スをほとんどなくすことができる。したがって、従来の
電極パターンに比べて、パターンのと度を飛躍的に高め
ることが可能となる。
また、本発明による電極パターンの製造方法は、基板表
面または基板上に形成された薄膜表面を異方性エツチン
グして凸部をなすラインと凹部をなすラインとを交互に
形成し、この凹凸表面に金属を異方性堆積させて金属膜
を形成し、さらに等方性エツチングを行なって前記凸部
をなす部分に付着した金属膜と前記凹部をなす部分に付
着した金属膜とを分離することを特徴とする。
この方法によれば、前記本発明の構造の電極パターンを
通常のエツチング技術により容易(こ形成することがで
きる。
[発明の実施例」 第1図および第2図には、本発明をブレーナ型光センサ
に応用した実施例が示されでいる。
すなわち、透明なガラス基板11上に、水素化アモルフ
ァスシリコン(a−3j :H)などの光導電性を有す
る半導体層12が形成されている。半導体層12は、そ
の表面に、凸部をなすライン12aと、凹部をなすライ
ン+2bとを有している。そして、それぞれのライン1
2a 、+2bに、金属膜からなる電極パターン13a
 、 13bか形成されでいる。電極パターン13a 
、 13bは、凹凸の段部によって互いに分離されてい
る。平面的に見ると、両電極パターン13a 、 13
bは、<シ歯状にがみあうような形状で形成されでいる
。そして、両電極パターン13a 、 13bの間に電
圧が印加されるようになっている。
上記の構成において、ガラス基板11の裏面(第1図中
下面)から光しか照射されると、その先りの強さに応し
て半導体層12が光導電性を持つ、そして、両電極パタ
ーン13a 、13bの間に印加された電圧により、半
導体層12そ逼して光しの強さくこ応した電流が電柵パ
ターン13aから+3bに流れ、これか電流計Aに表示
され、光を検知することになる。
この種の光センサにおいては、一般に電極パターン13
a 、 +3bの配列記度か高いほど感度が良好となる
6本発明の場合、平面的に見て、電極パターン13a 
、13bの間の間隙はほとんど必要がなく、電極パター
ン13a 、13b %はぼ接したような状態で配列す
ることができる。したがって、電きパターン13a 、
13bの配列2度を極めて高くすることができ、感度の
高い光センサそ得ることができる。
なお、半導体層12の凸部12aにおける厚さをCとし
、凹部12bにあける厚さをdとしたとき、電極パター
ンの厚さをfとすれば凸部12aと凹部12bとの段差
(c−d)は、(c−d)〉fとすることが好ましい。
この段差(c−d)か(c−d)<fては、電極パター
ン13a、13bそ確実に分離することが困難となり、
ショートが発止しやすくなる。また、凸部12a、凹部
12bの幅、すなわち電極パターン13a 、 13b
 l構成する金属膜の幅eは、IOum以上とすること
か好ましい。この幅eが10Llrr1未満では、断線
か生しやすくなる傾向かある。
電極パターン13a 、13bを構成する金属としては
、例えばA1、Mo、 Cr、 Ni−Cr 、王1な
どの各)■金、富か使用できる。まセ、TTOなどのご
明ぷで項己使用できる。電極パターン13a 、13b
そ透明導電嘆で形成した場合には、光りを第1図におい
て基板11の上方から照射させることもてきる。また、
この実施例では、ブレーナ型光センサに適用したため、
基板11の上に半導体層12ヲ介してパターン電極13
a 、13bを形成しているが、他の電子部品に適用す
る場合、基板11の表面に直接凸部および凹部を形成し
、その上に電極パターンを形成するようにしでもよい。
第3図、M4図および第5図には、上記電極パターンの
製造工程が示されている。
第3図に示すように、ガラス基板11上に、水素化アモ
ルファスシリコン(a−Si・H)9どの光導電牲を有
する物質をプラズマCVDなとの手段により堆積し、半
導体層12を形成する。そして、この半導体層12表面
に、ストリップ状のレジスト14を所定間隔をおいで形
成する。
この状態で、FIIE(リアクティブイオンエツチング
)などの異方性エツチングを行ない、レジスト14で晋
われでいない部分をエツチングする。そして、レジスト
14を剥離することにより、菓4図jこ示すように、半
導体層12には、凸部12aと凹部12bとが形成され
る。
ざらに、第3図に示すように、半導体層12土に^1等
の金Rを真宣蒸@などの手段で異方性堆積させる。その
結果、半導体層12の凸部12aおよび凹部12bを覆
うように金1膜15が形成されるが、異方″浩堆積のた
め、凸部12aの上面および凹部12bの底面には厚く
形成され、凸部12aと凹部12bとの段差の部分15
゛には薄く形成される。
この状態で、ウェットエツチングなどの等方性エツチン
グを行なうと、薄い金属膜からなる段差の部分15゛が
先にエツチング除去され、エツチングを適度なところで
止めると、凸部12aの上面および凹部12bの底面に
のみ金属膜か形成された状態となる。これによって、第
1図に示すような構造の電極パターン13a 、13b
が形成される。
「発明の幼果」 以上説明したように、本発明の電極パターンによれば、
基板表面または基板上に形成された3膜表面に、凸部を
なすラインと凹部をなすラインとを交互に形成し、これ
らの凸部および凹部に金、1膜を互いに分離して形成し
たので、パターンを分離するためのスペースが(よとん
ど必要なくなり、高2度のパターンが得られる。また、
本発明の電極パターンの製造方法によれば、基板表面ま
たは基板上に形成された3膜表面を異方性エツチングし
て凸部をなすラインと凹部をなすラインとを交互に形成
し、この凹凸表面に金属を異方性堆積させて金属膜を形
成し、ざらに等方性エツチングを行なって凸部をなす部
分に付着した金属膜と凹部をなす部分に付着した金1膜
とを分離することにより、上記電極パターンを容易に形
成することができる。
【図面の簡単な説明】
第1図は本発明による電柵パターンをブレーナ型光セン
サに通用した実施例を示す部分断面図、第2図は同ブレ
ーナ型光センサの平面図、第3図、第4図および第5図
は不発明による電機パターンの製造方法の実施例を工程
に従ってそれぞれ示す部分断面図、第6図は従来の電極
パターンの一例を示す部分断面図である。 図中、11はガラス基板、12は半導体層、12aは凸
部、+2bは凹部、13a 、13bは電極パターン、
14はレジスト、15は金属膜である。

Claims (2)

    【特許請求の範囲】
  1. (1)基板表面または基板上に形成された薄膜表面に、
    凸部をなすラインと凹部をなすラインとが交互に形成さ
    れ、これらの凸部および凹部に金属膜が互いに分離され
    てそれぞれ形成されていることを特徴とする電極パター
    ン。
  2. (2)基板表面または基板上に形成された薄膜表面を異
    方性エッチングして凸部をなすラインと凹部をなすライ
    ンとを交互に形成し、この凹凸表面に金属を異方性堆積
    させて金属膜を形成し、さらに等方性エッチングを行な
    って前記凸部をなす部分に付着した金属膜と前記凹部を
    なす部分に付着した金属膜とを分離することを特徴とす
    る電極パターンの形成方法。
JP21199786A 1986-09-09 1986-09-09 電極パタ−ンおよびその製造方法 Pending JPS6367748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21199786A JPS6367748A (ja) 1986-09-09 1986-09-09 電極パタ−ンおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21199786A JPS6367748A (ja) 1986-09-09 1986-09-09 電極パタ−ンおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS6367748A true JPS6367748A (ja) 1988-03-26

Family

ID=16615182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21199786A Pending JPS6367748A (ja) 1986-09-09 1986-09-09 電極パタ−ンおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS6367748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209441A (ja) * 2011-03-30 2012-10-25 Oki Electric Ind Co Ltd 高密度配線構造及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209441A (ja) * 2011-03-30 2012-10-25 Oki Electric Ind Co Ltd 高密度配線構造及びその製造方法

Similar Documents

Publication Publication Date Title
JPS55163860A (en) Manufacture of semiconductor device
KR20010007251A (ko) 액정표시장치
JPH0580650B2 (ja)
GB2213639A (en) Non-linear device
JPS6367748A (ja) 電極パタ−ンおよびその製造方法
JPS61188967A (ja) 薄膜トランジスタ
TW268154B (ja)
US6074948A (en) Method for manufacturing thin semiconductor device
KR960005566B1 (ko) 전하 저장 전극 형성방법
JPH08321621A (ja) 薄膜トランジスタ
US6005260A (en) Non-linear switching element of an electro-optical display device with metallic protective layer
JPS5950221B2 (ja) 半導体装置の製造方法
JPH01183137A (ja) 半導体集積回路装置の製造方法
JPS6286856A (ja) 固体撮像素子の製造方法
JPH02196470A (ja) 薄膜トランジスタとその製造方法
KR100264518B1 (ko) 압력센서의 제조방법
JPH0470623A (ja) 液晶表示装置の素子基板の製造方法
JPH01160056A (ja) 薄膜電界効果型トランジスタの製造方法
JPH02103968A (ja) 光電変換素子
JPS62183182A (ja) 半導体装置およびその製造方法
JPH04120773A (ja) 薄膜太陽電池の素子構造
JPH0138376B2 (ja)
JPS6171628A (ja) 半導体オ−ム接触形成方法
JPS60143626A (ja) イメ−ジセンサの製造方法
JPS62204570A (ja) a−Siイメ−ジセンサ