JPS6366619A - マイクロコンピユ−タ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、マイクロコンピュータ装置に関する。

従来技術 −ｍに、マイクロコンピュータ装置では、１っのＣＰＵ
と１つのバスラインとの組合せとして構成されている。

しかし、最近では、マイクロコンピュータを高速かつ効
率的に使用するために、２つのＣＰＵと２つのバスライ
ンとの組合せ、３つのＣＰＵと３つのバスラインとの組
合せのように複雑な構成を採用するようにしたものがあ
る。そして、これらのＣＰＵ、バスラインは同一仕様で
あったり、異なる仕様であったりもする。

ここに、本発明ではこれらの内、最も典型的な２つの組
合せであって、かつ、同一仕様の場合のみを考慮するも
のである。

このような典型的な場合の従来方式を第２図及び第３図
により説明する。まず、第２図に示すように２つのＣ，
ＰＵＩ、２を持つマイクロコンピュータ装置があｐた場
合、ＣＰＵＩ、２には各々のバスライン３，４がある。

そして、これらの２つのＣＰＵＩ、２がデータの交換を
行う場合には、バスライン３．４及び何れのＣＰＵＩ、
２からのアクセスも可能なデュアルポートのメモリ５を
介して行うことになる。

このような場合、装置としての実装状態をみると、第３
図のように構成されている。まず、ＣＰＵ１，２は各々
のＣＰＵ基板６，７上に実装されている。又、バスライ
ン３，４も各々のバスライン基板８．９上に実装配線さ
れている。更に、メモリ５はメモリ基板１０上に実装さ
れている。ここで、ＣＰＵ基板６，７及びメモリ基板１
０は図示の如く、バスライン基板８，９に対して着脱自
在に装着し得るように所定の嵌合接続形状として構成さ
れている。ここで、２つのＣＰＵＩ、２がデータの交換
をする時、各々のバスライン３，４からアクセス可能な
メモリ５用のメモリ基板ｌＯをどちらかのバスライン３
，４上、例えば図示の如くバスライン４上に置き、この
メモリ基板１゜の他端からフレキシブルなケーブル１１
を介して他方のバスライン、図示の場合にはバスライン
３側と接続するようにしている。

しかし、この方式による場合、ケーブル１１の長さが通
常のバス仕様（規格）に違反して長めとなったりして、
電気信号に悪影響を及ぼすことがある。例えば、信号の
反射、干渉等である。又、二のようなケーブル１１によ
る場合には、その断線を生じたり、ケーブルコネクタ用
のスペースを確保する必要があり、基板の使用し得る面
積が減少する等の欠点もある。

又、この種のマイクロコンピュータ装置では、前述した
以外の構成部品もＩ１０ボードとしてバスライン３，４
に対して適宜接続されるものであり、このようなＩ１０
基板１２も着脱自在に設けられている。二こに、■／○
基板１２上の部品が多くて１枚に収納できないような場
合には、２枚のＩ１０基板１３　ａ、　　ｌ　３　ｂに
よる対構成とし、これらのバスライン反対側端部にてケ
ーブル１４等で接続する構成としている。つまり、部品
の多い場合には不便なものである。

目的 本発明は、このような点に鑑みなされたもので、２つの
ＣＰＵ間のデータ交換をケーブル等を用いることなく、
信号の反射、干渉のない状態で行うことができる保守性
のよいマイクロコンピュータ装置を得ることを目的とす
る。

構成 本発明は、上記目的を達成するため、２つのＣＰＵと２
つの同一仕様のバスラインとを用いるマイクロコンピュ
ータ装置において、前記２つのバスラインを同一基板上
に並列させて形成し、この基板上の各々のバスラインに
対して各々のＣＰＵ基板を取付けるとともに、前記２つ
のバスラインにまたがらせてデュアルポートメモリ基板
を取付けたことを特徴とするものである。

以下、本発明の一実施例を第１図に基づいて説明する。

まず、２つのＣＰＵ１５，１６を各々実装してなる２枚
のＣＰＵ基板１７．１８が設けられている。これらのＣ
ＰＵ１５，１６は各々同一仕様のバスライン１９．２０
と対をなすものであるが、本実施例ではこのような２つ
のバスライン１９．２０を同一のバスライン基板２１上
に上下に分離して並列状態で実装配線してなる。そして
、二のバスライン基板２１には各々のバスライン１９．
２０上の両端及び中間の適宜位置にはスリット状の取付
は部２２．２３が形成され、前記ｃｐＵ基板１７．１８
にはこの取付は部２２．２３に対して差込み接続される
所定凹凸形状の取付は部１７ａ、１８ａが形成されてい
る。更に、前記ＣＰＵ１５，１６間のデータ交換に際し
て各々のバスライン１９．２０からアクセス可能なデュ
アルポートメモリ２４がメモリ基板２５上に実装して設
けられている。ここに、このメモリ基板２５はがｊ記バ
スライン基版２１の２つのバスライン１９゜２０の双方
にまたがる長さを有するもの、即ち前記ＣＰＵ基板１７
．１８を一緒にしたような太き・めのものであり、取付
は部２２．２３に対する取付は部２５ａ、２５ｂを有す
る。

このような構成によれば、２つのＣＰＵ１５゜１６間で
データの交換を行う場合、バスライン基板２１に対して
ＣＰＵ基板１７．１８を取付けてバスライン１９．２０
に接続状態とするとともに、メモリ基板２５を取付けて
双方のバスライン１９゜２０に対して接続状態とすれば
よい。つまり、メモリ基板２５により直接接続されてお
り、ケーブル等を用いる必要がなく、伝送経路としては
バスライン基板２１上のバスライン１９．２０の長さで
済み、信号の反射、干渉といった問題を生ずることなく
データ交換をなし得る。又、ケーブル方式の場合のよう
なコネクタ接続もなく、単に基板１７．１８．２５を基
板２１に対して差込み接続すればよいので、保守性にも
優れ、使い易いものである。

ところで、本実施例の場合にも、上述した基板以外にＩ
１０ボード（メモリボードでも可）が各々のバスライン
１９．２０に対して適宜ｍ　Ｍされる。ここに、通常の
Ｉ１０基板２６は第１図中に示すようにＣＰＵ基板１７
．１８と同一構成のものであり、取付は部２８ａを有し
ており、バスライン基板２１に対してバスライン１９．
２０の何れに対しても差込み接続することができ、装置
の機能に応じてその差込み箇所を決定すればよい。

ここに、このような通常の■／○基板２６の大きさでは
回路部品を収納できないような場合には。

メモリ基板２５と同等の大きさを持つ大きなＩ１０基板
２７又は２８を用いればよい。ここに、■１０基板２７
はバスライン１９用であり、取付は部２２に対する取付
は部２７ａのみを有し、バスライン２０側とは接続でき
ないものである。逆に、Ｉ１０基板２８側はバスライン
２０用のものであり、取付は穴２３に対する取付は部２
８ａのみを有し、バスライン１９とは接続できないもの
である。従って、例えばバスライン１９側に回路部品の
多いＩ１０基板を接続したい場合にはＩ１０基板２７を
バスライン基板２１に対して取付ければよいものである
。この結果、従来のように２枚のＩ１０基板を対として
ケーブルで接続するような必要がなく、１枚の基板２７
（２８の場合も同様）でレイアウトできる。これは、第
３図のような従来方式の場合には工／○基板の大きさが
各々のバスライン基板８，９の大きさにより規制される
のに対し、本実施例による場合にはバスライン１９゜２
０が同一のバスライン基板２１上に並列配設され、他方
のバスライン上の空き空間も利用できるため、バスライ
ンから見ると大きめの１枚のＩ１０基板２７又は２８に
より処理できるものとなる。

よって、回路部品が多い場合にもケーブル１４等を必要
とせず、１枚の基板上で処理でき、動作的にも安定した
ものとすることができる。

効果 本発明は、上述したように同一仕様の２つのバスライン
を同一基板上に並列状態で併設して設け、これらのバス
ラインにまたがる状態でデュアルポートメモリ基板を取
付けるようにしたので、２つのＣＰＵ間でデータの交換
を行う際にはバスラインの基板にメモリ基板を取付けて
１直接接続した状態で行うことができ、ケーブル等の接
続手段を必要としないため、信号の反射、干渉等の弊害
の発生を防止することができ、かつ、コネクタ接続等を
要せず保守性にも優れたものとすることができるもので
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す分解斜視図、第２図は
一般的なブロック図、第３図は従来例を示す分解斜視図
である。 １５．１６・・・ＣＰＵ、１７．１８・・・ＣＰＵ基板
。

Claims (1)

【特許請求の範囲】
1. ２つのＣＰＵと２つの同一仕様のバスラインとを用いる
   マイクロコンピュータ装置において、前記２つのバスラ
   インを同一基板上に並列させて形成し、この基板上の各
   々のバスラインに対して各々のＣＰＵ基板を取付けると
   ともに、前記２つのバスラインにまたがらせてデュアル
   ポートメモリ基板を取付けたことを特徴とするマイクロ
   コンピュータ装置。