JPS636652A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS636652A JPS636652A JP15076786A JP15076786A JPS636652A JP S636652 A JPS636652 A JP S636652A JP 15076786 A JP15076786 A JP 15076786A JP 15076786 A JP15076786 A JP 15076786A JP S636652 A JPS636652 A JP S636652A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- information processing
- main information
- processing device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 52
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は主情報処理機器と優先順位をもたない複数のア
ダプタ機器とを接続して構成した情報処理システムに関
し、特にアダプタ機器と主情報処理機器との間の制御ン
こ関する。
ダプタ機器とを接続して構成した情報処理システムに関
し、特にアダプタ機器と主情報処理機器との間の制御ン
こ関する。
(従来の技術)
従来、この種の情報処理システトでは、要求元のアダプ
タ機器番号をデータ転送要求時に主情報処理機器によっ
て判断できず、ポーリングにより各アダプタ機r をア
クセスすることによって要求元アダプタ機器を検出し、
そのアダブタ機器が応答可能であるか否かを表わす情報
を送ってくるまで、ポーリング機能をもたせるという動
作を行っていた。
タ機器番号をデータ転送要求時に主情報処理機器によっ
て判断できず、ポーリングにより各アダプタ機r をア
クセスすることによって要求元アダプタ機器を検出し、
そのアダブタ機器が応答可能であるか否かを表わす情報
を送ってくるまで、ポーリング機能をもたせるという動
作を行っていた。
次に、図面により従来技術を詳細に説明する。
第2図は、上述の従来技術による情報処理システムを示
すブロック図である。第2図において100,200は
、それぞれ第1および第2のアダプタ機器である。10
1.102は、それぞれ主情報処理機器(図示してない
)に対してデータ転送が可能であることを知らせるため
の第1および第2のアダプタ制御回路である。
すブロック図である。第2図において100,200は
、それぞれ第1および第2のアダプタ機器である。10
1.102は、それぞれ主情報処理機器(図示してない
)に対してデータ転送が可能であることを知らせるため
の第1および第2のアダプタ制御回路である。
21.22は、それぞれ主情報処理機器に対してデータ
転送が可能であることを知らせるための第1および第2
のアダプタ承諾回路である。
転送が可能であることを知らせるための第1および第2
のアダプタ承諾回路である。
31.32は、それぞれアダプタ機器から主情報処理機
器に対してデータ要求を知らせるための第1および第2
のデータ要求回路である。51゜52はそれぞれ主情報
処理機器に対してデータ転送が不可能であることを知ら
せるための第1および第2のビジー報告回路である。ア
ダプタ制御回路101,102はそれぞれデータ要求指
示信号線113C,213Cによりデータ要求回路31
.32に接続されている。また、第1および第2のアダ
プタ制御回路Lot、102は、それぞれビジー指示信
号線1156.2156によりそれぞれ第1および第2
のビジー報告回路51.52に接続され、さらにアダプ
タ承諾指示信号線112a、212aによりそれぞれ第
1および第2のアダプタ承諾回路21.22に接続され
ている。第1および第2のデータ要求回路31.32は
それぞれデータ要求信号線1f。
器に対してデータ要求を知らせるための第1および第2
のデータ要求回路である。51゜52はそれぞれ主情報
処理機器に対してデータ転送が不可能であることを知ら
せるための第1および第2のビジー報告回路である。ア
ダプタ制御回路101,102はそれぞれデータ要求指
示信号線113C,213Cによりデータ要求回路31
.32に接続されている。また、第1および第2のアダ
プタ制御回路Lot、102は、それぞれビジー指示信
号線1156.2156によりそれぞれ第1および第2
のビジー報告回路51.52に接続され、さらにアダプ
タ承諾指示信号線112a、212aによりそれぞれ第
1および第2のアダプタ承諾回路21.22に接続され
ている。第1および第2のデータ要求回路31.32は
それぞれデータ要求信号線1f。
2fにより、主情報処理機器およびそれぞれのアダプタ
制御回路101,102に接続されている。第1および
第2のビジー報告回路51゜52はそれぞれビジー信号
11et2eにより主情報処理機器に接続されている。
制御回路101,102に接続されている。第1および
第2のビジー報告回路51゜52はそれぞれビジー信号
11et2eにより主情報処理機器に接続されている。
同様に、第1および第2のアダプタ承諾回路21.22
はそれぞれアダプタ承諾信号線1d 、 2dにより主
情報処理機器に接続されている。
はそれぞれアダプタ承諾信号線1d 、 2dにより主
情報処理機器に接続されている。
いま、第1のアダプタ機器100および第2アダプタ機
器200からデータ要求が送出されていて、主情報処理
機器が第1のアダプタ機器100により選択されるもの
とすれば、主情報処理機器は第1のアダプタ機器100
を選択すると、データ要求信号線1fJこよりデータ要
求が存在することを確認する。次に、第1のアダプタ機
器100が応答可能であるか否かの判断を待つ。このと
き、第1のアダプタ機器100が主情報機器からの選択
に気づかなければ、主情報処理機器は待ち状態となる。
器200からデータ要求が送出されていて、主情報処理
機器が第1のアダプタ機器100により選択されるもの
とすれば、主情報処理機器は第1のアダプタ機器100
を選択すると、データ要求信号線1fJこよりデータ要
求が存在することを確認する。次に、第1のアダプタ機
器100が応答可能であるか否かの判断を待つ。このと
き、第1のアダプタ機器100が主情報機器からの選択
に気づかなければ、主情報処理機器は待ち状態となる。
しばらく待った後、第1のアダプタ機器100より信号
線1eの上のビジー信号が報告されると、主情報処理機
器は接続を拒否されたものとみなし1次の第2のアダプ
タ機器200を新たに選択する。データ要求信号線1f
によりデータ要求が存在することを知ると、主情報処理
機器は再び待ち状態となる。つまり、平均としてアダプ
タ機器の待ちループの大きさの半分に相当する時間は、
主情報処理機器の待ち時間となる。
線1eの上のビジー信号が報告されると、主情報処理機
器は接続を拒否されたものとみなし1次の第2のアダプ
タ機器200を新たに選択する。データ要求信号線1f
によりデータ要求が存在することを知ると、主情報処理
機器は再び待ち状態となる。つまり、平均としてアダプ
タ機器の待ちループの大きさの半分に相当する時間は、
主情報処理機器の待ち時間となる。
(発明が解決しようとする問題点)
上述した従来の情報処理システムにおいて、アダプタ機
器は主情報処理機器からの選択に対して受動的であり、
他のアダプタ機器の状態を知ることができないため、主
情報処理機器における待ち時間がアダプタ機器自身の待
ちループに左右されるという欠点がある。
器は主情報処理機器からの選択に対して受動的であり、
他のアダプタ機器の状態を知ることができないため、主
情報処理機器における待ち時間がアダプタ機器自身の待
ちループに左右されるという欠点がある。
本発明の目的は、排他強制ビジー手段を実現する論理和
ゲート回路を主情報処理機器の選択順位に対して逆方向
となるように、相互のアダプタ機器のアダプタ制御回路
間に接続することにより上記欠点を除去し、主情報処理
機器における待ち時間がアダプタ機器自身の待ちループ
に依存することがないように構成した情報処理システム
を提供することにある。
ゲート回路を主情報処理機器の選択順位に対して逆方向
となるように、相互のアダプタ機器のアダプタ制御回路
間に接続することにより上記欠点を除去し、主情報処理
機器における待ち時間がアダプタ機器自身の待ちループ
に依存することがないように構成した情報処理システム
を提供することにある。
(問題点を解決するための手段)
本発明による情報処理システムは、主情報処理機器と複
数のアダプタ機器とが優先順位をもたないように接続さ
れ、複数のアダプタ機器のひとつから主情報処理機器に
対してデータを転送することができるものである。
数のアダプタ機器とが優先順位をもたないように接続さ
れ、複数のアダプタ機器のひとつから主情報処理機器に
対してデータを転送することができるものである。
上記構成において、各アダプタ機器はアダプタ承諾回路
と、データ要求回路と、強制ビジー報告回路と、アダプ
タ制御回路と、論理和ゲート回路とを具備して構成した
ものである。
と、データ要求回路と、強制ビジー報告回路と、アダプ
タ制御回路と、論理和ゲート回路とを具備して構成した
ものである。
アダプタ承諾回路は、主情報処理機器に対してデータ転
送が可能であることを知らせるためのものである。
送が可能であることを知らせるためのものである。
データ要求回路は、自身のデータ要求を主情報処理機器
に対して送出するためのものである。
に対して送出するためのものである。
強制ビジー報告回路は、ビジー信号および排他強制ビジ
ー信号により強制ビジー状態を主情報処理機器に知らせ
るためのものである。
ー信号により強制ビジー状態を主情報処理機器に知らせ
るためのものである。
アダプタ制御回路は、選択順位で前に選択された他のア
ダプタ機器に対して応答不可能であることを主情報処理
機器に報告するために排他強制ビジー信号を出力すると
ともに制御を司るためのものである。
ダプタ機器に対して応答不可能であることを主情報処理
機器に報告するために排他強制ビジー信号を出力すると
ともに制御を司るためのものである。
論理和ゲート回路は、排他強制ビジー信号が主情報処理
機器の選択順位に対して逆方向になるように、アダプタ
制御回路の出力と後で選択されるアダプタ機器の排他強
制ビジー信号との間で論理和を求めるためのものである
。
機器の選択順位に対して逆方向になるように、アダプタ
制御回路の出力と後で選択されるアダプタ機器の排他強
制ビジー信号との間で論理和を求めるためのものである
。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は、本発明による情報処理システムの一実施例を
示すブロック図である。第1図において、100,20
0はそれぞれ第1および第2のアダプタ機器、101,
102はそれぞれ第1および第2のアダプタ機器の制御
を行うための第1および第2のアダプタ制御回路、21
゜22はそれぞれ主情報処理機器に対してデータ転送が
可能であることを知らせるための第1および第2のアダ
プタ承諾回路、31.32はそれぞれ第1および第2の
アダプタ機器100゜200からのデータ要求を主情報
処理機器に対して知らせるための第1および第2のデー
タ要求回路、41.42はそれぞれ第1および第2の強
制ビジー報告回路、61.62はそれぞれ第1および第
2の論理和ゲート回路である。
示すブロック図である。第1図において、100,20
0はそれぞれ第1および第2のアダプタ機器、101,
102はそれぞれ第1および第2のアダプタ機器の制御
を行うための第1および第2のアダプタ制御回路、21
゜22はそれぞれ主情報処理機器に対してデータ転送が
可能であることを知らせるための第1および第2のアダ
プタ承諾回路、31.32はそれぞれ第1および第2の
アダプタ機器100゜200からのデータ要求を主情報
処理機器に対して知らせるための第1および第2のデー
タ要求回路、41.42はそれぞれ第1および第2の強
制ビジー報告回路、61.62はそれぞれ第1および第
2の論理和ゲート回路である。
第1および第2のアダプタ制御回路101゜102はア
ダプタ承諾回路指示信号線112a。
ダプタ承諾回路指示信号線112a。
212a と、ビジー指示信号線114b、214bと
、データ要求指示信号線113C,213Cとにより、
それぞれ第1および第2のアダプタ承諾回路21.22
と、第1および第2の強制ビジー報告回路41.42と
、第1および第2のデータ要求回路31.32とに対し
て接続されている。第1および第2の論理和回路61.
62はそれぞれ排他強制ビジー信号線164g。
、データ要求指示信号線113C,213Cとにより、
それぞれ第1および第2のアダプタ承諾回路21.22
と、第1および第2の強制ビジー報告回路41.42と
、第1および第2のデータ要求回路31.32とに対し
て接続されている。第1および第2の論理和回路61.
62はそれぞれ排他強制ビジー信号線164g。
264gと、強制ビジー信号線1h、2hとに対して接
続され、強制ビジー信号を出力する。
続され、強制ビジー信号を出力する。
第1の強制ビジー報告回路41は、強制ビジー信号線2
hおよび排他強制ビジー信号線264gから後で選択さ
れるアダプタ機器の論理和ゲート回路62を介して第1
の強制ビジー報告回路41に対して接続されている。
hおよび排他強制ビジー信号線264gから後で選択さ
れるアダプタ機器の論理和ゲート回路62を介して第1
の強制ビジー報告回路41に対して接続されている。
い才、第1のアダプタ機器100および第2の機機20
0からデータ要求が送出されていて、主情報処理機器が
第1のアダプタ機器100により選択されるものとする
。主情報処理機器は第1のアダプタ機器100を選択す
ると、データ要求信号線1f6Cよりデータ要求が存在
することを確認する。次に、第1のアダプタ機器100
が応答可能であるか否かを待つ待ち状態に入るが、第1
のアダプタ機器100の待ちループ(こより主情報処理
機器に待ち状態が発生する。ここで第2のアダプタ機器
200の待ちループが選択を検出しやすい場所にあり、
主情報処理機器に対して応答可能であるものとすれば、
第2のアダプタ機器200は排他強制ビジー信号線2h
を前に選択されたアダプタ機器に対して出力する。これ
により、第1のアダプタ機器100は自己の排他強制ビ
ジー信号が出力されていなければ、主情報処理機器は第
2のアダプタ機器200を選択することになる。第2の
アダプタ機器200はすでに応答可能状態にあり、信号
線2d上にアダプタ承諾信号を出力してデータを転送す
ることができる。
0からデータ要求が送出されていて、主情報処理機器が
第1のアダプタ機器100により選択されるものとする
。主情報処理機器は第1のアダプタ機器100を選択す
ると、データ要求信号線1f6Cよりデータ要求が存在
することを確認する。次に、第1のアダプタ機器100
が応答可能であるか否かを待つ待ち状態に入るが、第1
のアダプタ機器100の待ちループ(こより主情報処理
機器に待ち状態が発生する。ここで第2のアダプタ機器
200の待ちループが選択を検出しやすい場所にあり、
主情報処理機器に対して応答可能であるものとすれば、
第2のアダプタ機器200は排他強制ビジー信号線2h
を前に選択されたアダプタ機器に対して出力する。これ
により、第1のアダプタ機器100は自己の排他強制ビ
ジー信号が出力されていなければ、主情報処理機器は第
2のアダプタ機器200を選択することになる。第2の
アダプタ機器200はすでに応答可能状態にあり、信号
線2d上にアダプタ承諾信号を出力してデータを転送す
ることができる。
(発明の効果)
以上説明したように本発明は、排他強制ビジー手段を実
現する論理和ゲート回路を主情報処理機器の選択順位に
対して逆方向になるように、相互のアダプタ機器のアダ
プタ制御回路間を接続することにより、アダプタ機器に
よる選択タイミングの検出にかける時間を他のアダプタ
機器の選択時間の範囲内とすることができ、選択タイミ
ングの検出時間が蝮いアダプタ機器との間でデータ転送
を効率よく行うことができるという効果がある。
現する論理和ゲート回路を主情報処理機器の選択順位に
対して逆方向になるように、相互のアダプタ機器のアダ
プタ制御回路間を接続することにより、アダプタ機器に
よる選択タイミングの検出にかける時間を他のアダプタ
機器の選択時間の範囲内とすることができ、選択タイミ
ングの検出時間が蝮いアダプタ機器との間でデータ転送
を効率よく行うことができるという効果がある。
第1図は、本発明による情報処理シヌテムの一実施例を
示すブロック図である。 第2図は、従来技術による情報処理システムの一例を示
すブロック図である。 100.200・・・アダプタ 101.102・・・アダプタ制御回路21.22・・
・アダプタ承諾回路 31.32・・・データ要求回路 41.42・・・強制ビジー報告回路 51.52・・・ビジー回路 61.62・・・論理和ゲート回路 112a、212a、113C,213C,114b、
214b。
示すブロック図である。 第2図は、従来技術による情報処理システムの一例を示
すブロック図である。 100.200・・・アダプタ 101.102・・・アダプタ制御回路21.22・・
・アダプタ承諾回路 31.32・・・データ要求回路 41.42・・・強制ビジー報告回路 51.52・・・ビジー回路 61.62・・・論理和ゲート回路 112a、212a、113C,213C,114b、
214b。
Claims (1)
- 主情報処理機器と複数のアダプタ機器とが優先順位をも
たないように接続され、前記複数のアダプタ機器のひと
つから前記主情報処理機器に対してデータを転送するこ
とができる情報処理システムにおいて、前記アダプタ機
器のそれぞれは前記主情報処理機器に対してデータ転送
が可能であることを知らせるためのアダプタ承諾回路と
、自身のデータ要求を前記主情報処理機器に対して送出
するためのデータ要求回路と、ビジー信号および排他強
制ビジー信号により強制ビジー状態を前記主情報処理機
器に知らせるための強制ビジー報告回路と、選択順位で
前に選択された他のアダプタ機器に対して応答不可能で
あることを前記主情報処理機器に報告するために前記排
他強制ビジー信号を出力するとともに制御を司るための
アダプタ制御回路と、前記排他強制ビジー信号が前記主
情報処理機器の選択順位に対して逆方向になるように、
前記アダプタ制御回路の出力と後で選択されるアダプタ
機器の排他強制ビジー信号との間で論理和を求めるため
の論理和ゲート回路とを具備して構成したものであるこ
とを特徴とする情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15076786A JPS636652A (ja) | 1986-06-27 | 1986-06-27 | 情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15076786A JPS636652A (ja) | 1986-06-27 | 1986-06-27 | 情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS636652A true JPS636652A (ja) | 1988-01-12 |
JPH0560624B2 JPH0560624B2 (ja) | 1993-09-02 |
Family
ID=15503969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15076786A Granted JPS636652A (ja) | 1986-06-27 | 1986-06-27 | 情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS636652A (ja) |
-
1986
- 1986-06-27 JP JP15076786A patent/JPS636652A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0560624B2 (ja) | 1993-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4644348A (en) | Apparatus for providing masterless collision detection | |
EP0229270B1 (en) | A transmit-secure non-blocking circuit-switched local area network | |
US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
JPS636652A (ja) | 情報処理システム | |
EP0577431B1 (en) | Method of resetting coupled modules and a system using the method | |
JPH076126A (ja) | プロセッサ間バス伝送方式 | |
JPS63155249A (ja) | 装置間通信方式 | |
JPH0644763B2 (ja) | デ−タ転送方式 | |
JPS60109351A (ja) | デ−タ交換装置 | |
JPS62179241A (ja) | 通信端末装置 | |
JP2758752B2 (ja) | 共通バス競合調停方式 | |
JPH03210654A (ja) | 分散制御処理装置 | |
JP2793398B2 (ja) | 環状回線の監視方法 | |
JPS59132257A (ja) | 共通バス情報転送方式 | |
JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
JPH04301945A (ja) | 高効率マルチキャスト方式 | |
JPH04292086A (ja) | 遠隔監視装置 | |
JPH02114739A (ja) | 端末−ホストコンピュータ間のデータ送受信方式 | |
JPS63194445A (ja) | マルチポイント通信方式 | |
JPS6352829B2 (ja) | ||
JPS63290429A (ja) | 直列デ−タ伝送方式 | |
JPS60178571A (ja) | デ−タ転送方式 | |
JPS6282843A (ja) | 通信制御装置 | |
JPS63268062A (ja) | マルチプロセサシステムにおける負荷制御方式 | |
JPS5968062A (ja) | プロセス異常検出方式 |