JPS6365636A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6365636A JPS6365636A JP21016586A JP21016586A JPS6365636A JP S6365636 A JPS6365636 A JP S6365636A JP 21016586 A JP21016586 A JP 21016586A JP 21016586 A JP21016586 A JP 21016586A JP S6365636 A JPS6365636 A JP S6365636A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- elements
- well
- same pattern
- diffused resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に組立ての際に特性変動
の検出を容易にした半導体装置に関する。
の検出を容易にした半導体装置に関する。
従来、半導体集積回路、特にアナログ集積回路において
は、その半導体装置の組立工程を履歴することにより、
ピエゾ効果に基づくキアリア移動度の変化が検出され、
その変化によりアナログ集積回路の特性変動が生ずると
知られている。
は、その半導体装置の組立工程を履歴することにより、
ピエゾ効果に基づくキアリア移動度の変化が検出され、
その変化によりアナログ集積回路の特性変動が生ずると
知られている。
上述した半導体集積回路の特性変動の影響は、例えばデ
ィジタル／アナログ変換回路においても顕著であり、特
にリニアリティ特性の劣化としてあられれる。このリニ
アリティ特性の測定は、複雑である上精密に行わねばな
らないため、良品率の低い母体に対しての測定は非常に
無駄であった。
ィジタル／アナログ変換回路においても顕著であり、特
にリニアリティ特性の劣化としてあられれる。このリニ
アリティ特性の測定は、複雑である上精密に行わねばな
らないため、良品率の低い母体に対しての測定は非常に
無駄であった。
本発明の半導体装置は、内部回路が形成されている平面
の形状が四角形の半導体チップの四隅のうちの少なくと
も一つの隅に、該隅で交わる二辺がなす内角を頂角とし
該二辺の長さを１ｍｍとして形成される直角二等辺三角
形の内側に、拡散領域を少なくとも一つ含む半導体素子
からなるチェック用素子を前記内部回路とは独立させて
複数個設けて構成される。
の形状が四角形の半導体チップの四隅のうちの少なくと
も一つの隅に、該隅で交わる二辺がなす内角を頂角とし
該二辺の長さを１ｍｍとして形成される直角二等辺三角
形の内側に、拡散領域を少なくとも一つ含む半導体素子
からなるチェック用素子を前記内部回路とは独立させて
複数個設けて構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための半導体チッ
プの一部の平面図である。
プの一部の平面図である。
半導体チップ１は、周知の方法によって、複数個の回路
素子（図示省略）とこれら回路素子間を分離する絶縁分
離領域２とこれらの回路素子を配線して構成される内部
回路を外部に接続するためのパッド３等を含んで形成さ
れる。この半導体チップ］の組立工程におけるリニアリ
ティ特性の多くは半導体チップ１のマウンティング時お
よび樹脂封止時の引張応力あるいは圧縮応力によるもの
であり、特に半導体チップ１の四隅における影響が一番
大きい。この実施例においては、絶縁分離領域２の端部
に複数個の同一パターンの拡散抵抗素子４，４゛等を形
成し、この拡散抵抗素子４゜４°等をパッド３に配線５
，５°により接畝Ｔるものである。これにより、半導体
チップ１の組立工程を履歴しておけば、複数個の拡散抵
抗素子４．４”の抵抗値の偏差を単純に測定することが
可能になり、もし抵抗値を測定した結果、拡散抵抗素子
４，４゛のリニアリティ特性の悪いものがあれば、その
半導体チップをあらかじめ除去し、はじめから半導体チ
ップ１の複雑な測定を行わないようにすることができる
。
素子（図示省略）とこれら回路素子間を分離する絶縁分
離領域２とこれらの回路素子を配線して構成される内部
回路を外部に接続するためのパッド３等を含んで形成さ
れる。この半導体チップ］の組立工程におけるリニアリ
ティ特性の多くは半導体チップ１のマウンティング時お
よび樹脂封止時の引張応力あるいは圧縮応力によるもの
であり、特に半導体チップ１の四隅における影響が一番
大きい。この実施例においては、絶縁分離領域２の端部
に複数個の同一パターンの拡散抵抗素子４，４゛等を形
成し、この拡散抵抗素子４゜４°等をパッド３に配線５
，５°により接畝Ｔるものである。これにより、半導体
チップ１の組立工程を履歴しておけば、複数個の拡散抵
抗素子４．４”の抵抗値の偏差を単純に測定することが
可能になり、もし抵抗値を測定した結果、拡散抵抗素子
４，４゛のリニアリティ特性の悪いものがあれば、その
半導体チップをあらかじめ除去し、はじめから半導体チ
ップ１の複雑な測定を行わないようにすることができる
。
この実施例における同一パターンの拡散抵抗素子４．４
′は半導体チップ１の影響の一番大きい隅に設けられる
が、特に半導体チップ１の隅の点ＡとそのＡ点から半導
体チップ１の外周に沿ってそれぞれ１ｍｍの点Ｂ、Ｃと
によって形成される直角二等辺三角形の内側（実質的に
は内部回路素子が形成されない領域）に位置し且つ絶縁
分離領域２内の端部に位置するように設けられる。
′は半導体チップ１の影響の一番大きい隅に設けられる
が、特に半導体チップ１の隅の点ＡとそのＡ点から半導
体チップ１の外周に沿ってそれぞれ１ｍｍの点Ｂ、Ｃと
によって形成される直角二等辺三角形の内側（実質的に
は内部回路素子が形成されない領域）に位置し且つ絶縁
分離領域２内の端部に位置するように設けられる。
なお、上述の実施例においては、絶縁分離領域に設ける
同一パターンの素子を拡散抵抗素子を用いて説明したが
、この素子に替えて同一パターンのダイオードやトラン
ジスタを用いることもできる。ダイオードの場合は、順
方向電圧の偏差を測定することにより拡散抵抗素子と同
様の効果が得られる。また、トランジスタの場合は、抵
抗値のりニアリティ特性にかわりトランジスタのベース
・エミッタ間の順方向電圧あるいは順方向電流などの偏
差で検出し測定してもよい。
同一パターンの素子を拡散抵抗素子を用いて説明したが
、この素子に替えて同一パターンのダイオードやトラン
ジスタを用いることもできる。ダイオードの場合は、順
方向電圧の偏差を測定することにより拡散抵抗素子と同
様の効果が得られる。また、トランジスタの場合は、抵
抗値のりニアリティ特性にかわりトランジスタのベース
・エミッタ間の順方向電圧あるいは順方向電流などの偏
差で検出し測定してもよい。
以上説明したように、本発明は半導体チップの隅に位置
し且つ絶縁分離領域内にチェック用素子として複数個の
同一パターンの拡散抵抗素子またはトランジスタ等を設
けることにより、その半導体チップの組立工程において
生じた各種応力による素子の特性変動の測定を単純な測
定手段により可能にする効果がある。
し且つ絶縁分離領域内にチェック用素子として複数個の
同一パターンの拡散抵抗素子またはトランジスタ等を設
けることにより、その半導体チップの組立工程において
生じた各種応力による素子の特性変動の測定を単純な測
定手段により可能にする効果がある。
第１図は本発明の一実施例を説明するための半導体チッ
プの一部の平面図である。 ■・・・半導体チップ、２・・・絶縁分離領域、３・・
・パッド、４．４′・・・同一パターンの拡散抵抗素子
、Ａ・・・半導体チップの一つの隅の点、Ｂ、Ｃ・・・
Ａ点から半導体チップ外周に沿うｌｌｌ１１の点。
プの一部の平面図である。 ■・・・半導体チップ、２・・・絶縁分離領域、３・・
・パッド、４．４′・・・同一パターンの拡散抵抗素子
、Ａ・・・半導体チップの一つの隅の点、Ｂ、Ｃ・・・
Ａ点から半導体チップ外周に沿うｌｌｌ１１の点。
Claims (1)
- 内部回路が形成されている平面の形状が四角形の半導体
チップの四隅のうちの少なくとも一つの隅に、該隅で交
わる二辺がなす内角を頂角とし該二辺の長さを１ｍｍと
して形成される直角二等辺三角形の内側に、拡散領域を
少なくとも一つ含む半導体素子からなるチェック用素子
を前記内部回路とは独立させて複数個設けたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21016586A JPS6365636A (ja) | 1986-09-05 | 1986-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21016586A JPS6365636A (ja) | 1986-09-05 | 1986-09-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6365636A true JPS6365636A (ja) | 1988-03-24 |
Family
ID=16584844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21016586A Pending JPS6365636A (ja) | 1986-09-05 | 1986-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365636A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014093488A (ja) * | 2012-11-06 | 2014-05-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
-
1986
- 1986-09-05 JP JP21016586A patent/JPS6365636A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014093488A (ja) * | 2012-11-06 | 2014-05-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04258176A (ja) | 半導体圧力センサ | |
| US3745502A (en) | High temperature strain gage | |
| JPH08193897A (ja) | 半導体圧力センサ | |
| JPS6365636A (ja) | 半導体装置 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPH04247667A (ja) | 半導体圧力センサ | |
| JP2653046B2 (ja) | リニアアレイ | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2661528B2 (ja) | 半導体集積回路装置 | |
| JPH02156161A (ja) | プローブ装置 | |
| JP5023529B2 (ja) | 半導体装置 | |
| JPH03205842A (ja) | プローブカード装置 | |
| JPH025538Y2 (ja) | ||
| JPH01278033A (ja) | 半導体集積回路のパッド配置構造 | |
| JPH07161749A (ja) | 半導体装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH0499357A (ja) | 半導体集積回路 | |
| JPS61256741A (ja) | 半導体集積回路装置 | |
| JPH0388343A (ja) | 半導体素子 | |
| JPS6297345A (ja) | 半導体集積回路装置 | |
| JPS62217627A (ja) | 半導体素子の探針装置 | |
| JPH02222569A (ja) | リードフレーム，半導体装置及びその製造方法 | |
| JPS6341042A (ja) | 高周波特性測定用の半導体基板 | |
| JPH03151651A (ja) | 半導体装置 | |
| JPH06268024A (ja) | Ｔａｂテープ |