JPS6365199U - - Google Patents

Info

Publication number
JPS6365199U
JPS6365199U JP16035686U JP16035686U JPS6365199U JP S6365199 U JPS6365199 U JP S6365199U JP 16035686 U JP16035686 U JP 16035686U JP 16035686 U JP16035686 U JP 16035686U JP S6365199 U JPS6365199 U JP S6365199U
Authority
JP
Japan
Prior art keywords
line
memory cell
word line
data
mosfets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16035686U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16035686U priority Critical patent/JPS6365199U/ja
Publication of JPS6365199U publication Critical patent/JPS6365199U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

【図面の簡単な説明】
第１図は本考案の一実施例を示す略示回路図、
第２図は夫々メモリセルを示す回路図、第３図は
従来例を示す略示回路図である。 １０，１０１，１０２，１０３，１０４……メ
モリセル、２０，２０′……データ線、２１……
ワード線、３０……第１のＭＯＳＦＥＴ、３１…
…第２のＭＯＳＦＥＴ、３２……第３のＭＯＳＦ
ＥＴ、３３……第４のＭＯＳＦＥＴ、４０……カ
ラム線。

Claims (1)

    【実用新案登録請求の範囲】
  1. メモリセルが結合される一対のデータ線と、該
    データ線と交叉するワード線とを備えた半導体メ
    モリ装置に於いて、メモリセルの一方の出力点を
    直列に接続した第１および第２のＭＯＳＦＥＴを
    介して一方のデータ線に結合し、且つメモリセル
    の他方の出力点を直列に接続した第３および第４
    のＭＯＳＦＥＴを介して結合すると共に、前記第
    １および第３のＭＯＳＦＥＴのゲートを前記ワー
    ド線に接続し、前記第２および第４のゲートをデ
    ータ線とは別に設けられたメモリセル選択用カラ
    ム線に接続してなる半導体メモリ装置。
JP16035686U 1986-10-20 1986-10-20 Pending JPS6365199U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16035686U JPS6365199U (ja) 1986-10-20 1986-10-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16035686U JPS6365199U (ja) 1986-10-20 1986-10-20

Publications (1)

Publication Number Publication Date
JPS6365199U true JPS6365199U (ja) 1988-04-28

Family

ID=31085662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16035686U Pending JPS6365199U (ja) 1986-10-20 1986-10-20

Country Status (1)

Country Link
JP (1) JPS6365199U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434726A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Mis-type semiconductor memory unit
JPS56107388A (en) * 1980-01-08 1981-08-26 Harari Eliyahou Individually addessible ram
JPS61104494A (ja) * 1984-10-24 1986-05-22 Nec Corp スタテイツク型半導体記憶素子及びスタテイツク型半導体記憶回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434726A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Mis-type semiconductor memory unit
JPS56107388A (en) * 1980-01-08 1981-08-26 Harari Eliyahou Individually addessible ram
JPS61104494A (ja) * 1984-10-24 1986-05-22 Nec Corp スタテイツク型半導体記憶素子及びスタテイツク型半導体記憶回路

Similar Documents

Publication Publication Date Title
JPS6365199U (ja)
JPS6064500U (ja) メモリ回路
JPS6424596U (ja)
JPS62126848U (ja)
JPH0389600U (ja)
JPS6286000U (ja)
JPS62201532U (ja)
JPS6155296U (ja)
JPS6054334U (ja) 集積回路装置
JPS60119141U (ja) 論理回路
JPH0158943U (ja)
JPS62299U (ja)
JPH0328596U (ja)
JPS5877900U (ja) 半導体メモリ集積回路
JPS6392970U (ja)
JPH0348244U (ja)
JPS64897U (ja)
JPS61136397U (ja)
JPS59185361U (ja) 浴室付家屋
JPS59110591U (ja) 中華めんとうどんが１本に重なつためん
JPS61198995U (ja)
JPS6431599U (ja)
JPH0288239U (ja)
JPS6399421U (ja)
JPS6339754U (ja)