JPS6155296U - - Google Patents
Info
- Publication number
- JPS6155296U JPS6155296U JP13916584U JP13916584U JPS6155296U JP S6155296 U JPS6155296 U JP S6155296U JP 13916584 U JP13916584 U JP 13916584U JP 13916584 U JP13916584 U JP 13916584U JP S6155296 U JPS6155296 U JP S6155296U
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- inverter
- gate
- input signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Static Random-Access Memory (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は従来例を示す回路図である。 ４，５，７…ＭＯＳトランジスタ、６…インバ
ータ。
は従来例を示す回路図である。 ４，５，７…ＭＯＳトランジスタ、６…インバ
ータ。
Claims (1)
- 第１のＭＯＳトランジスタと第２のＭＯＳトラ
ンジスタとが直列接続され、前記第１のＭＯＳト
ランジスタのゲートに入力信号が印加され、前記
第２のＭＯＳトランジスタのゲートに前記入力信
号がインバータを介して印加されて成るバツフア
回路に於いて、前記インバータの入力と接地間に
第３のＭＯＳトランジスタを設け、該第３のＭＯ
Ｓトランジスタのゲートを前記インバータの出力
に接続したことを特徴とするバツフア回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13916584U JPS6155296U (ja) | 1984-09-13 | 1984-09-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13916584U JPS6155296U (ja) | 1984-09-13 | 1984-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6155296U true JPS6155296U (ja) | 1986-04-14 |
Family
ID=30697546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13916584U Pending JPS6155296U (ja) | 1984-09-13 | 1984-09-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6155296U (ja) |
-
1984
- 1984-09-13 JP JP13916584U patent/JPS6155296U/ja active Pending