JPS636476A - Testing method for hybrid ic - Google Patents
Testing method for hybrid icInfo
- Publication number
- JPS636476A JPS636476A JP61150962A JP15096286A JPS636476A JP S636476 A JPS636476 A JP S636476A JP 61150962 A JP61150962 A JP 61150962A JP 15096286 A JP15096286 A JP 15096286A JP S636476 A JPS636476 A JP S636476A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- hybrid
- power source
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title description 11
- 238000010998 test method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 101100514842 Xenopus laevis mtus1 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的１
（産業上の利用分野）
本発明は、ＣＭＯＳ型ＩＣを搭載したハイブリッドＩＣ
における０ＭＯ３型ＩＣへの電源配線の断線の有無等を
試験するのに最適なハイブリッドＩＣの試験方法に関す
る。[Detailed Description of the Invention] [Objective of the Invention 1 (Field of Industrial Application) The present invention provides a hybrid IC equipped with a CMOS type IC.
The present invention relates to a hybrid IC testing method that is optimal for testing the presence or absence of disconnection in the power supply wiring to an 0MO3 type IC.
〈従来の技術）
従来から０ＭＯ３型ＩＣの入力段には、クランプダイオ
ードが介挿されている。すなわち第２図に示すように、
入力端子１と電源端子２との間に、ダイオードＤＩ 、
０２のアノード側を入力端子１側に、カソード側を電源
端子２側に接続して介挿するとともに、ダイオードＤ＋
、Ｄ２のアノード側にグランド端子３を接続して構成
されている。<Prior Art> Conventionally, a clamp diode has been inserted in the input stage of an 0MO3 type IC. That is, as shown in Figure 2,
A diode DI is connected between input terminal 1 and power supply terminal 2.
The anode side of 02 is connected to the input terminal 1 side, the cathode side is connected to the power supply terminal 2 side, and the diode D+
, D2 are connected to the ground terminal 3 on the anode side.
そして、これらのダイオードＤＩ、Ｄ２はいずれも０Ｍ
Ｏ３型ＩＣのチップ内部に設けられており、入力端子２
にグランドレベルより低い電圧あるいは電源より高い電
圧が印加された場合に、これがＣＭＯ３型ＩＣ型部Ｃ内
部ンジスタ下＋、Ｔ２に印加されるのを防ぐ役目を果た
している。And these diodes DI and D2 are both 0M
It is provided inside the O3 type IC chip, and the input terminal 2
If a voltage lower than the ground level or higher than the power supply is applied to the CMO3 type IC type part C, this serves to prevent it from being applied to the internal transistor T2.
またこのようなダイオードＤ＋ 、Ｄ２を入力段に有す
る０ＭＯ３型ＩＣにおいては、電源電圧と等しい電圧を
未使用の入力端子１に印加し、これらの端子を処理する
ことが行なわれている。Further, in the 0MO3 type IC having such diodes D+ and D2 at the input stage, a voltage equal to the power supply voltage is applied to unused input terminals 1 to process these terminals.
（発明が解決しようとする問題点） ゛しかしなが
らこのような従来の０ＭＯ３型ＩＣでは、電源端子２に
電圧を印加しない状態で入力端子１に電源電圧に等しい
電圧を印加すると、ダイオードＤ１が順方向になり、入
力端子１からこのダイオードＤ１を介して電源端子２に
見かけ上の電圧が印加される。(Problems to be Solved by the Invention) ゛However, in such a conventional 0MO3 type IC, when a voltage equal to the power supply voltage is applied to the input terminal 1 while no voltage is applied to the power supply terminal 2, the diode D1 changes in the forward direction. An apparent voltage is applied from the input terminal 1 to the power supply terminal 2 via this diode D1.
従って、この場合電源配線の断線等で０ＭＯ３型ＩＣの
電源端子２に電源からの電圧が印加されない状態におい
ても入力端子１から印加された電圧により０ＭＯ３型Ｉ
Ｃが動作し、断線等が検出されないことがめった。Therefore, in this case, even if the voltage from the power supply is not applied to the power supply terminal 2 of the 0MO3 type IC due to a break in the power supply wiring, etc., the voltage applied from the input terminal 1 will cause the 0MO3 type I
C was working, and wire breaks were rarely detected.
本発明はこのような問題を解決するためになされたもの
で、チップ内部に入力クランプダイオードを有する０Ｍ
Ｏ３型ＩＣを搭載したハイブリッドＩＣにおいて、その
０ＭＯ３型ＩＣへの電源配線の断線の有無さらには入力
クランプダイオードの動特性をも容易にかつ正確に試験
をすることができるハイブリットＩＣの試験方法を提供
することを目的とする。The present invention was made to solve such problems, and is a 0M
We provide a hybrid IC testing method that can easily and accurately test the presence or absence of disconnection in the power supply wiring to the OMO3 type IC, as well as the dynamic characteristics of the input clamp diode, in a hybrid IC equipped with an O3 type IC. The purpose is to
［発明の構成］
（問題点を解決するための手段）
すなわち本発明のハイブリッドＩＣの試験方法は、入力
端子と電源端子との間に入力クランプダイオードが介挿
された０ＭＯ３型ＩＣを搭載したハイブリッドＩＣの試
験方法において、前記入力端子に電圧を印加するととも
に前記電源端子に電気信号計測搬器を接続し、電気信号
を測定することを特徴としている。[Structure of the Invention] (Means for Solving the Problems) That is, the hybrid IC testing method of the present invention tests a hybrid IC equipped with a 0MO3 type IC in which an input clamp diode is inserted between an input terminal and a power supply terminal. The IC testing method is characterized in that a voltage is applied to the input terminal, and an electrical signal measuring device is connected to the power supply terminal to measure the electrical signal.
（作用）
本発明のハイブリッドＩＣの試験方法において、０ＭＯ
３型ＩＣへの電源配線が断線等がなく正しくなされてい
れば、入力端子に印加された電圧に従った一定の電圧が
電源端子に生起することになる。(Function) In the hybrid IC testing method of the present invention, 0 MO
If the power supply wiring to the type 3 IC is properly wired without any disconnections, a constant voltage will be generated at the power supply terminal in accordance with the voltage applied to the input terminal.
そこで、この生起された電圧を電源端子に接続した電気
信号計測機器により測定するこてにより、電源配線の断
線の有無さらには入力クランプダイオードの動特性をも
容易にかつ正確に試験をすることができるようになる。Therefore, by measuring this generated voltage with an electrical signal measuring device connected to the power supply terminal, it is possible to easily and accurately test for disconnections in the power supply wiring as well as the dynamic characteristics of the input clamp diode. become able to.
（実施例） 以下、本発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.
第１は本発明の一実施例を示す配線図である。The first is a wiring diagram showing an embodiment of the present invention.
同図に示すように、このハイブリッドＩＣには、２つの
ＣＭＯ３型Ｏ３１，２が搭載されている。As shown in the figure, this hybrid IC is equipped with two CMO3 type O31 and O32.
これらのＩＣはそれぞれ第２図と同じ構成の入力段を介
して入力端子ＩＮＯ〜４、ＩＮ５〜９に接続されている
。またこれらのＣＭ ＯＳ型ＩＣＩ、２に接続された電
源端子４．５には、これらのＣＭＯ３型ＩＣＩ、２の配
線パターンに接続されている。These ICs are connected to input terminals INO-4 and IN5-9 through input stages having the same configuration as in FIG. 2, respectively. Further, the power supply terminals 4.5 connected to these CMOS type ICIs, 2 are connected to the wiring patterns of these CMO3 type ICIs, 2.
そして入力端子ＩＮＯ〜９のいずれかに、電圧源ＶＳ６
を接続し、電源端子４．５に電圧計Ｖ）１７を接続して
いる。Then, a voltage source VS6 is applied to any of the input terminals INO to 9.
A voltmeter (V) 17 is connected to the power supply terminal 4.5.
このように構成した実施例においては、通常電圧計ＶＨ
７に、電圧源Ｖｓ６の電圧１直からＣＭＯ８型ＩＣＩあ
るいはＣＭ ＯＳ型ＩＣ２内部のクランプダイオードの
順方向の電圧降下分をさし引いた電圧の値が測定される
。In the embodiment configured in this way, the voltmeter VH
7, the voltage value obtained by subtracting the voltage drop in the forward direction of the clamp diode inside the CMO8 type ICI or the CMOS type IC2 from the voltage 1 voltage of the voltage source Vs6 is measured.
しかしながら図にＸで示すように、例えばＣＭＯ８型Ｏ
８１への電源配線に断線があった場合において、このＩ
Ｃの入力端子ＩＮＯ〜４に電圧源Ｖｓ６を接続したとき
、電圧計Ｖ）ｌ ７電圧が観測されない。このことから
電源配線の断線の有無および位置を容易に判定すること
ができる。However, as shown by X in the figure, for example, CMO8 type O
If there is a break in the power supply wiring to 81, this I
When the voltage source Vs6 is connected to the input terminal INO~4 of C, no voltage is observed on the voltmeter V)l7. From this, it is possible to easily determine the presence or absence and location of a break in the power supply wiring.
なお、以上の実施例においては、入力端子に直流電源を
接続し、電源端子に電気信号計測は器として電圧計を接
続した例について説明したが、本発明はこの例に限定さ
れない。In the above embodiments, an example was described in which a DC power source was connected to the input terminal and a voltmeter was connected to the power source terminal as a device for measuring electrical signals, but the present invention is not limited to this example.
すなわち、電圧源として交流電源を使用するとともに電
源端子にオシロスコープを接続することにより、電源配
線の断線の有無ばかりでなく、０ＭＯ３型ＩＣに含まれ
たクランプダイオードの動特性をも測定することができ
る。In other words, by using an AC power supply as the voltage source and connecting an oscilloscope to the power supply terminal, it is possible to measure not only the presence or absence of disconnections in the power supply wiring, but also the dynamic characteristics of the clamp diode included in the 0MO3 type IC. .
［発明の効果］
以上の説明から明らかなように本発明によれば、ハイブ
リッドＩＣにおいて０ＭＯ３型ＩＣへの電源配線の断線
の有無さらには入力クランプダイオードの動特性をも容
易にかつ正確に試験することができる。[Effects of the Invention] As is clear from the above description, according to the present invention, it is possible to easily and accurately test the presence or absence of disconnection in the power supply wiring to the 0MO3 type IC in a hybrid IC, as well as the dynamic characteristics of the input clamp diode. be able to.
第１図は本発明の方法の一実施例を示す配線図、第２図
は０ＭＯ３型ＩＣの入力段を示す配線図である。
ＩＮＯ〜９・・・入力端子
４．５・・・電源端子
ＩＣ１、ＩＣ２・・・・・・・・・０ＭＯ３型ＩＣ６・
・・・・・・・・・・・・・・・・・・・・電圧源７・
・・・・・・・・・・・・・・・・・・・・電圧計出願
人 株式会社 東芝
代理人 弁理士 須 山 佐 −
第２図FIG. 1 is a wiring diagram showing an embodiment of the method of the present invention, and FIG. 2 is a wiring diagram showing an input stage of an 0MO3 type IC. INO~9...Input terminal 4.5...Power terminal IC1, IC2...0MO3 type IC6.
・・・・・・・・・・・・・・・・・・・・・ Voltage source 7・
・・・・・・・・・・・・・・・・・・Voltmeter Applicant Toshiba Corporation Agent Patent Attorney Satoshi Suyama - Figure 2
Claims (1)
ードが介挿されたＣＭＯＳ型ＩＣを搭載したハイブリッ
ドＩＣの試験方法において、前記入力端子に電圧を印加
するとともに前記電源端子に電気信号計測機器を接続し
、電気信号を測定することを特徴とするハイブリッドＩ
Ｃの試験方法。(1) In a test method for a hybrid IC equipped with a CMOS type IC in which an input clamp diode is inserted between an input terminal and a power supply terminal, a voltage is applied to the input terminal and an electric signal measuring device is connected to the power supply terminal. Hybrid I is characterized in that it connects and measures electrical signals.
C test method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150962A JPS636476A (en) | 1986-06-27 | 1986-06-27 | Testing method for hybrid ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150962A JPS636476A (en) | 1986-06-27 | 1986-06-27 | Testing method for hybrid ic |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636476A true JPS636476A (en) | 1988-01-12 |
Family
ID=15508239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150962A Pending JPS636476A (en) | 1986-06-27 | 1986-06-27 | Testing method for hybrid ic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636476A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007309955A (en) * | 2006-05-15 | 2007-11-29 | Canon Inc | Door opening/closing detection device and image forming apparats |
| JP2012251772A (en) * | 2011-05-31 | 2012-12-20 | Renesas Electronics Corp | Semiconductor device, electronic apparatus, and inspection method for semiconductor device |
-
1986
- 1986-06-27 JP JP61150962A patent/JPS636476A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007309955A (en) * | 2006-05-15 | 2007-11-29 | Canon Inc | Door opening/closing detection device and image forming apparats |
| JP2012251772A (en) * | 2011-05-31 | 2012-12-20 | Renesas Electronics Corp | Semiconductor device, electronic apparatus, and inspection method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE68268T1 (en) | DEVICE AND METHOD FOR MEASURING BATTERY CONDITION. | |
| US4720671A (en) | Semiconductor device testing device | |
| US5801536A (en) | Test method for power integrated devices | |
| JPS636476A (en) | Testing method for hybrid ic | |
| JPH0245339B2 (en) | HANDOTAISHUSEKIKAIROSOCHI | |
| JP2919147B2 (en) | Test method for semiconductor integrated circuit | |
| JP2730504B2 (en) | Test probe pin contact failure judgment method and in-circuit tester | |
| JPS5942707Y2 (en) | Handling device electrode | |
| JPH01129432A (en) | Integrated circuit | |
| JPS6278842A (en) | Inspection of probecard | |
| JPS60179667A (en) | Checking method of hybrid ic | |
| JP2512073B2 (en) | Inspection method of surge protection circuit | |
| JP2963234B2 (en) | High-speed device test method | |
| JPH052869Y2 (en) | ||
| TW202401023A (en) | Pins detection system for multi-pins chip and method thereof | |
| JPH0695120B2 (en) | Electronic component measuring device | |
| JPH07283279A (en) | Ic chip measuring circuit | |
| JPS6371669A (en) | Inspecting method for electronic circuit device | |
| JP3093559B2 (en) | Test apparatus and test method for semiconductor integrated circuit device | |
| JPH0320681A (en) | Method of inspecting leak current of semiconductor device | |
| JP2919312B2 (en) | Inspection method for semiconductor device | |
| JPS58123472A (en) | Semiconductor characteristics measuring apparatus | |
| JPH01210874A (en) | Inspecting method for semiconductor device | |
| JPH02165076A (en) | Probe card | |
| JPS63100385A (en) | Dc defect inspection system |