JP2919312B2 - Inspection method for semiconductor device - Google Patents

Inspection method for semiconductor device

Info

Publication number
JP2919312B2
JP2919312B2 JP7222292A JP22229295A JP2919312B2 JP 2919312 B2 JP2919312 B2 JP 2919312B2 JP 7222292 A JP7222292 A JP 7222292A JP 22229295 A JP22229295 A JP 22229295A JP 2919312 B2 JP2919312 B2 JP 2919312B2
Authority
JP
Japan
Prior art keywords
terminal
power supply
value
semiconductor device
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7222292A
Other languages
Japanese (ja)
Other versions
JPH0968558A (en
Inventor
一広 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP7222292A priority Critical patent/JP2919312B2/en
Publication of JPH0968558A publication Critical patent/JPH0968558A/en
Application granted granted Critical
Publication of JP2919312B2 publication Critical patent/JP2919312B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の検査方
法に関し、特に半導体装置の所定領域のバイアス電圧、
例えば半導体基板のバイアス電圧を外部端子から計測
能にする半導体装置の検査方法に関する。
The present invention relates to relates to a method of inspecting a semiconductor equipment, in particular the bias voltage of a predetermined region of the semiconductor device,
For example measuring Allowed the bias voltage of the semiconductor substrate from the external terminal
The present invention relates to an inspection method of a semiconductor device to be enabled .

【0002】[0002]

【従来の技術】半導体基板内の降圧回路や基板電位等を
測定することは、DRAM(ダイナミック・ランダム・
アクセス・メモリ)の特性を評価する上で、重要であ
る。
2. Description of the Related Art Measuring a step-down circuit in a semiconductor substrate, a substrate potential, and the like is performed by a dynamic random access memory (DRAM).
This is important in evaluating the characteristics of the access memory.

【0003】このような半導体基板の基板電位等の内部
電位を外部から検出する従来の簡単な回路例を示す図7
を参照すると、パッケージで覆われた半導体基板の内部
電源発生回路33は、これをパッケージ外の外部端子3
1まで配線で導出し、この外部端子31の電圧をテスタ
等で計測するものである。この場合、この計測専用の端
子31は、計測したい回路33の数に応じて、増加す
る。
FIG. 7 shows a conventional simple circuit example for detecting an internal potential such as a substrate potential of a semiconductor substrate from the outside.
Referring to FIG. 2, the internal power supply generation circuit 33 of the semiconductor substrate covered with the package is connected to the external terminal 3 outside the package.
1, and the voltage of the external terminal 31 is measured by a tester or the like. In this case, the number of terminals 31 dedicated to measurement increases in accordance with the number of circuits 33 to be measured.

【0004】半導体装置の規格化された数の外部端子に
特に空端子がない場合には、計測専用の端子を追加する
ことができないばかりでなく、無理に端子数を増加さ
せ、端子ピッチを変更すると、ユーザ・サイドで用意し
たプリント配線が使用できなくなるという新らたな問題
が生じる。
If the standard number of external terminals of a semiconductor device does not have a vacant terminal, not only a terminal dedicated to measurement cannot be added, but also the number of terminals is forcibly increased and the terminal pitch is changed. Then, there is a new problem that the printed wiring prepared on the user side cannot be used.

【0005】このような端子数を増加させないで済むよ
うにした特開平2−132384号公報に記載された図
8を参照すると、半導体基板48のバックバイアス等の
ため、内部で発生させた基板電圧VBBを間接的に検出
するため、セル44,45,46と、各セルと基板48
との間に各々接続された1個,2個直列接続,3個直列
接続のダイオード47とが用意される。
Referring to FIG. 8 described in Japanese Patent Application Laid-Open No. 2-132384, in which the number of terminals does not need to be increased, a substrate voltage generated internally due to a back bias of the semiconductor substrate 48 and the like is disclosed. In order to indirectly detect VBB, cells 44, 45, 46, each cell and substrate 48
, Two series-connected diodes, and three series-connected diodes 47, which are respectively connected between them.

【0006】この解決手段によれば、基板電圧VBBか
らダイオード47の順方向電圧の整数倍だけ上昇した電
位が、各セルの一端に印加される。セル44、セル4
5、セ46には、それぞれ異なる電圧が電圧VBBから
印加された電圧の、或るしきい値を境界として、異なる
状態(論理値1または0)をとるようにする。すなわ
ち、電圧VBBの大きさによってデジタル化したデータ
が得られ、外部より、このセルの状態を読むことによ
り、電圧VBBの値を推定する。
According to this solution, a potential raised from the substrate voltage VBB by an integral multiple of the forward voltage of the diode 47 is applied to one end of each cell. Cell 44, cell 4
5 and 46, different voltages take different states (logical value 1 or 0) at a certain threshold value of the voltage applied from the voltage VBB. That is, digitized data is obtained according to the magnitude of the voltage VBB, and the state of this cell is read from the outside to estimate the value of the voltage VBB.

【0007】しかしながら、ダイオード1個分の順方向
電圧以内の分解能を持たせることができないため、基板
電圧VBBを高精度で検出できないばかりでなく、セル
44,45,46やダイオード47等の形成不良の場合
にも、基板電圧VBBの不良となってしまい、検査上の
信頼性が低いという問題がある。特に、各セルだけで
も、6個の素子から構成されている関係から、この点で
の信頼性の低下は無視できないものである。さらに、セ
ル,ダイオードの他に、ディジタル化したデータを外部
へ読み出すための回路も必要となり、規模が大きくなる
という問題もある。
However, since it is not possible to provide a resolution within the forward voltage of one diode, it is not possible to detect the substrate voltage VBB with high accuracy, and it is also difficult to form the cells 44, 45, 46, the diode 47 and the like. Also in the case of (1), there is a problem that the substrate voltage VBB becomes defective and the reliability in inspection is low. In particular, since each cell alone is composed of six elements, a decrease in reliability at this point cannot be ignored. Further, in addition to the cell and the diode, a circuit for reading out digitized data to the outside is required, which causes a problem that the scale becomes large.

【0008】[0008]

【発明が解決しようとする課題】以上のような諸問題点
等に鑑み、本発明では、次の各課題を掲げる。 (1)半導体基板の所定領域の電位を、外部端子を利用
して、高精度でかつ信頼性高く、検出できるようにする
こと。 (2)計測専用の端子を追加することなく、他の端子と
兼用できるようにすること。即ち、半導体装置の端子数
や端子ピッチ等を変更しないで済むようにすること。 (3)所定領域の電位を端子に出力する回路を極めて簡
単な構成とすること。
SUMMARY OF THE INVENTION In view of the above problems, the present invention has the following objects. (1) The potential of a predetermined region of a semiconductor substrate can be detected with high accuracy and high reliability by using an external terminal. (2) To be able to be shared with other terminals without adding a dedicated terminal for measurement. That is, the number of terminals and the terminal pitch of the semiconductor device need not be changed. (3) A circuit for outputting a potential of a predetermined region to a terminal has a very simple configuration.

【0009】[0009]

【課題を解決するための手段】本発明の解決手段は、パ
ッケージに覆われた半導体基板の各領域と電気的に接続
された端子が、前記パッケージの外部に導出されて
り、前記半導体基板の所定領域に印加された内部電位が
計測できるように、前記所定領域と前記端子とが抵抗
を介して電気的に接続されていることを特徴とする
導体装置の検査方法において、外部電源を前記端子に接
続して前記端子に電圧を印加したとき、前記外部電源の
電源電流が流れなくなるときの前記外部電源の電圧値を
計測することにより、前記内部電位の値を推定すること
を特徴とする。
According to the present invention, a terminal electrically connected to each region of a semiconductor substrate covered by a package is led out of the package .
The predetermined region and the terminal are connected to each other by a resistance element so that the internal potential applied to the predetermined region of the semiconductor substrate can be measured.
Half, characterized in that it is electrically connected through a child
In the method for inspecting a conductor device, an external power supply is connected to the terminal.
Subsequently, when a voltage is applied to the terminal,
The voltage value of the external power supply when the power supply current stops flowing
Estimating the value of the internal potential by measuring
It is characterized by.

【0010】前記外部電源の電源電位と前記内部電位と
の電位差により前記抵抗素子を流れる電流の最大値が、
前記端子について規定されたリーク電流規格値の許容最
大値よりも小さな値となるように、前記抵抗素子の抵抗
が調整されていることを特徴とする。
The power supply potential of the external power supply and the internal potential
The maximum value of the current flowing through the resistance element due to the potential difference
As a value smaller than the allowable maximum value of the defined leakage electric NagareTadashi rating value for said terminal, characterized in that the resistance value of the resistance element is adjusted.

【0011】また、前記所定領域の内部電位が、前記半
導体基板の基板電位であることを特徴とする。
Further, the internal potential of the predetermined region is a substrate potential of the semiconductor substrate.

【0012】また、前記端子が、半導体装置の内部回路
であるバッファの入力端子あるいは3ステート・バッ
ファからの出力端子と兼用するように接続されているこ
特徴とする。
Further , the terminal is an internal circuit of a semiconductor device.
Characterized in that it is connected so as to also serve as an output terminal from the input terminal or the 3-state buffer to the buffer is.

【0013】[0013]

【0014】また、本発明の第2の解決手段は、パッケ
ージに覆われた半導体基板の各領域と電気的に接続され
た端子が、前記パッケージの外部に導出されており、前
記半導体基板の所定領域に印加された内部電位が計測で
きるように、前記所定領域と前記端子とが第1の抵抗素
子を介して電気的に接続されていることを特徴とする
導体装置の検査方法において、外部電源を第2の抵抗
を介して前記端子に接続し、前記端子の電圧値を計測
し、前記外部電源の電源電圧値と、前記第1及び第2の
抵抗素子の抵抗値の比と、計測した前記端子の電圧値と
から、前記第1の抵抗素子を介して電気的に接続されて
いる前記所定領域の内部電位を推定するようにしたこと
を特徴とする。
[0014] The second solution of the present invention is a package.
Electrically connected to each area of the semiconductor substrate covered by the
Terminal is led out of the package, and
The internal potential applied to a predetermined area of the semiconductor substrate is measured.
The predetermined region and the terminal are connected to each other by a first resistor element.
A method for inspecting a semiconductor device, wherein the external power supply is connected to a second resistor element.
Through the children connected to the terminal, measuring the voltage value of the terminal
And a power supply voltage value of the external power supply and the first and second power supply voltages.
The ratio of the resistance value of the resistance element and the measured voltage value of the terminal
Is electrically connected via the first resistance element.
Characterized in that so as to estimate the internal potential of the predetermined regions are.

【0015】本発明の解決手段によれば、内部電位を、
単に抵抗を介して端子に導出しているため、従来の端子
部分の機能を損うことがなく、しかも内部電位を正確に
検出することができ、もって従来の入出力端子との兼用
が可能となる。
According to the solution of the present invention, the internal potential is
Since it is simply led out to the terminal via a resistor, the function of the conventional terminal part is not impaired, and the internal potential can be accurately detected. Become.

【0016】本発明の第1の検査方法によれば、外部電
源に電源電流が流れなくなった時点の前記外部電源電圧
を計測することにより、正確に該当の所定領域の電位を
推定することができ、また第2の検査方法によれば、外
部電源の電圧値と、計測した前記端子の電圧値と、前記
第1及び第2の抵抗素子の抵抗値の比から、前記内部電
位を推定するようにしたので、前記外部電源の電圧値を
計測する箇所毎に調整する必要がないので、より迅速に
検査作業が行える。
According to the first inspection method of the present invention, by measuring the external power supply voltage at the time when the power supply current stops flowing to the external power supply, it is possible to accurately estimate the potential of the corresponding predetermined area. According to the second inspection method, the internal potential is estimated from a ratio of a voltage value of an external power supply, a measured voltage value of the terminal, and a resistance value of the first and second resistance elements. Therefore, it is not necessary to adjust the voltage value of the external power supply at each point where the voltage value is measured, so that the inspection work can be performed more quickly.

【0017】[0017]

【発明の実施の形態】本発明の第1の実施の形態を示す
図1を参照すると、この半導体装置は、パッケージの外
部に外部リードとなる入力端子1を備え、パッケージ内
の半導体基板に形成されたバッファ回路からなる入力初
段2の入力に入力端子1が接続され、さらに半導体基板
に形成された内部電源発生回路の所定領域の電位が印加
された電源線10は、所定の抵抗3を介して、入力端子
1と入力初段2との間に接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1 showing a first embodiment of the present invention, this semiconductor device has an input terminal 1 serving as an external lead outside a package, and is formed on a semiconductor substrate in the package. An input terminal 1 is connected to an input of an input first stage 2 composed of a buffer circuit, and a power supply line 10 to which a potential of a predetermined region of an internal power supply generation circuit formed on a semiconductor substrate is applied via a predetermined resistor 3 And is connected between the input terminal 1 and the input first stage 2.

【0018】内部電源発生回路4は、外部から入力され
る電源電圧に基いて、回路に必要な電圧を半導体基板内
の所定領域で発生させる機能を備えており、例えば外部
供給電圧で発振回路を発振させ、この発振出力を昇圧し
た後整流して、回路に必要な高電圧を得るようにした回
路である。この回路4が複数存在する場合には、それに
応じた数の入力端子1,入力初段2,抵抗3,電源線1
0が各々用意される。
The internal power supply generation circuit 4 has a function of generating a voltage necessary for the circuit in a predetermined area in the semiconductor substrate based on a power supply voltage input from the outside. This circuit oscillates, boosts this oscillation output, and rectifies it to obtain a high voltage required for the circuit. If there are a plurality of circuits 4, the number of input terminals 1, input first stage 2, resistor 3, power supply line 1
0 is prepared.

【0019】抵抗3は、半導体基板内に形成することが
好ましいが、半導体基板とは別に、抵抗器単体として、
パッケージ内に組み込まれていてもよい。
The resistor 3 is preferably formed in a semiconductor substrate, but separately from the semiconductor substrate, as a single resistor,
It may be incorporated in the package.

【0020】外部リードとなる入力端子1は、内部リー
ドを経て、直接又はボンディングワイヤを介して、半導
体基板上のパッドに電気的に接続されるが、図示はして
いない。
The input terminal 1 serving as an external lead is electrically connected to a pad on the semiconductor substrate via the internal lead, directly or via a bonding wire, but is not shown.

【0021】入力端子1は、例えばデータ信号が入力さ
れるリードで、通常複数備えており、この端子1を利用
して、電源線10の電位を検出する。電位検出の際に
は、データ信号等は印加しない。ここで、初段2の入力
インピーダンスは極めて大きく、抵抗3よりも1桁以上
大きい値となっている。
The input terminal 1 is, for example, a lead to which a data signal is input, and is usually provided with a plurality of terminals. The potential of the power supply line 10 is detected by using this terminal 1. No data signal or the like is applied during the potential detection. Here, the input impedance of the first stage 2 is extremely large, and has a value that is at least one digit larger than the resistance 3.

【0022】入力端子1について規定されたリーク電流
規格値の許容最大値を10μAとし、入力初段2の入力
インピーダンスを無限大と仮定し、抵抗3にかかる電圧
を最大5Vとすると、抵抗3の抵抗値を500kΩ以上
に設定することにより、入力端子1に流れるリーク電流
値を10μA以下にすることができる。
Leakage current specified for input terminal 1
The maximum allowable value of the standard value and 10 .mu.A, assuming an input impedance of the input stage 2 is infinite, when the voltage across the resistor 3 a maximum 5V, by setting the resistance value of the resistor 3 above 500 k [Omega], an input terminal The value of the leak current flowing through the transistor 1 can be reduced to 10 μA or less.

【0023】この回路における電源線10の電位を測定
する場合の一測定系を示す図4を参照すると、電圧値を
任意可変する外部電源17と、外部電源17と入力端子
1との間に接続する電流計20と、外部電源17の電圧
値を計る電圧計19とが用意される。図示されていない
が、外部電源17及び電圧計19の接地端子は、被測定
半導体装置を接地端子と共通接続される。
Referring to FIG. 4 showing one measuring system for measuring the potential of the power supply line 10 in this circuit, an external power supply 17 for arbitrarily varying the voltage value and a connection between the external power supply 17 and the input terminal 1 are provided. And a voltmeter 19 that measures the voltage value of the external power supply 17. Although not shown, the ground terminals of the external power supply 17 and the voltmeter 19 are commonly connected to the semiconductor device under test and the ground terminal.

【0024】実際の測定要領を示す図6の流れ図を参照
すると、まず入力端子1に外部電源17の電圧を適当に
印加し、次に電流計20で電流値を測定する。電流がど
ちらかの方向に流れているか否かを判断し、流れている
場合は上記電圧を可変して電流が流れない方向に調整す
る。電流が流れなくなると、その時の外部電源17の電
圧が、回路4の内部電位と等しくなるため、電圧計19
の表示を読むことにより、直ちに計測できる。
Referring to the flowchart of FIG. 6 showing the actual measurement procedure, first, the voltage of the external power supply 17 is appropriately applied to the input terminal 1, and then the current value is measured by the ammeter 20. It is determined whether or not the current is flowing in either direction. If the current is flowing, the voltage is varied to adjust the current so that the current does not flow. When the current stops flowing, the voltage of the external power supply 17 at that time becomes equal to the internal potential of the circuit 4, so that the voltmeter 19
By reading the display, you can measure immediately.

【0025】ここで、電流計20に電流が流れなくなる
時の電圧値を計測するため、電流計20の内部抵抗や抵
抗3等に起因する電圧降下分によって、測定精度が低下
する心配がないという利点がある。この場合の総合的な
測定精度は、電圧計19,電流計20の測定精度に主に
依存する。
Here, since the voltage value when the current stops flowing to the ammeter 20 is measured, there is no fear that the measurement accuracy is reduced by the voltage drop due to the internal resistance of the ammeter 20, the resistor 3, and the like. There are advantages. The overall measurement accuracy in this case mainly depends on the measurement accuracy of the voltmeter 19 and the ammeter 20.

【0026】計測された電圧値が、許容値内であれば良
品と認定し、許容値外であれば、不良品として廃棄され
るか、又はこの電源線10の電圧が印加される回路のみ
を使用しないで他の回路を生かして、利用される。
If the measured voltage value is within the allowable value, it is determined to be a good product. If the measured voltage value is outside the allowable value, it is discarded as a defective product, or only the circuit to which the voltage of the power supply line 10 is applied is used. It is used by taking advantage of other circuits without using it.

【0027】以上のように、この実施の形態の内部電位
を検出回路及びその検出方法によれば、複数の入力端子
または入力と出力との兼用端子を有する半導体装置にお
いて、内部電源あるいは内部信号線と、前記入力端子ま
たは入出力兼用端子と間に、規格で規定された入力電流
値以下となるような値に設定した抵抗を有して構成さ
れ、入力端子または入出力兼用端子に、外部より電流が
流れなくなるように電圧を加え、その時の電位を測る事
により、内部電源あるいは内部信号線の電位を正確に検
出する事ができる。
As described above, according to the internal potential detecting circuit and the detecting method of this embodiment, in the semiconductor device having a plurality of input terminals or input / output shared terminals, an internal power supply or an internal signal line is provided. And, between the input terminal or the I / O terminal, a resistor set to a value that is equal to or less than the input current value specified by the standard, and the input terminal or the I / O terminal is externally connected. By applying a voltage so that no current flows and measuring the potential at that time, the potential of the internal power supply or the internal signal line can be accurately detected.

【0028】本発明の第2の実施の形態を示す図2を参
照すると、内部回路8及び共通に接続された信号線
1を、抵抗7を介して入力端子5に接続するようにし
ている点以外は、前記第1の実施の形態と同じである
Referring to FIG. 2 showing a second embodiment of the present invention, the internal circuit 8 and the signal lines 1 1 connected in common to 9, to connect the input terminal 5 via a resistor 7 West
Except that is the same as the first embodiment.

【0029】本発明の第3の実施の形態を示す図3を参
照すると、検出するための抵抗15が接続された入出力
端子16と、これに接続された、3ステートバッファ1
及び18からなる双方向バッファを備える以外は、
前記第1の実施の形態と同じである
Referring to FIG. 3 showing a third embodiment of the present invention, an input / output terminal 16 to which a resistor 15 for detection is connected, and a three-state buffer 1 connected thereto.
Except that it includes a bi-directional buffer comprising a 2 and 18,
This is the same as the first embodiment.

【0030】バッファ12,18は、出力をハイインピ
ーダンス状態とする制御端子13,14を各々備えてい
る。
The buffers 12 and 18 have control terminals 13 and 14, respectively, for setting the output to a high impedance state.

【0031】計測に先立ち、バッファ12をハイインピ
ーダンス状態に制定する。正帰還による発振が心配され
る場合には、バッファ18もハイインピーダンス状態と
する。
Prior to the measurement, the buffer 12 is set to a high impedance state. If the oscillation due to the positive feedback is a concern, the buffer 18 is also set to the high impedance state.

【0032】この場合の計測要領は、上述した第1の実
施の形態の場合と共通する。
The procedure of measurement in this case is common to that of the first embodiment described above.

【0033】以上説明した第1,第2,第3の実施の形
態において、図4の電圧計19,電流計20を使用した
測定系で説明したが、その他に図5に示す測定系を用い
て、内部電位を計測することも可能である。
In the first, second, and third embodiments described above, the measurement system using the voltmeter 19 and the ammeter 20 in FIG. 4 has been described. In addition, the measurement system shown in FIG. Thus, the internal potential can be measured.

【0034】図5において、この測定系は、端子1に電
圧計19が接続され、抵抗素子21を介して、外部電源
17が接続される。ここで、外部電源17は図6の場合
ように計測毎に調整する必要がない。また、抵抗素子
21の抵抗値、抵抗素子3、7あるいは17と同じ
抗値にした場合には、前記内部電位の推定電圧値は、
(2×VI−VO)の簡単な計算から求めることがで
きる。ここでVIは電圧計19の電圧値、VOは外部
電源の電圧値である。
[0034] In FIG. 5, this measuring system, the voltmeter 19 to the terminal 1 is connected, via a resistor 21, the external power source 17 is connected. Here, the external power supply 17 is the case of FIG.
It needs to be adjusted for each measurement as is not the name. Further, when the resistance value of the resistor element 21, and the same resistance <br/> anti values and the resistance element 3, 7 or 17, the estimated voltage values of the internal power position is
Be obtained from a simple calculation formula (2 × VI-VO)
Wear. Here , VI is the voltage value of the voltmeter 19, and VO is the voltage value of the external power supply.

【0035】この実施の形態によれば、外部電源17を
調整する必要がないという利点がある。
According to this embodiment, there is an advantage that it is not necessary to adjust the external power supply 17.

【0036】[0036]

【発明の効果】以上説明した通り、本発明によれば、抵
抗を接続した兼用端子を設けて、内部電位を兼用端子で
計測することができるから、新らたに専用端子を設ける
必要がなく、また大規模な回路を付加する必要もなく、
上述した各課題がことごとく達成された。
As described above, according to the present invention, a dual-purpose terminal to which a resistor is connected is provided, and the internal potential can be measured by the dual-purpose terminal, so that it is not necessary to newly provide a dedicated terminal. , And without the need to add large circuits,
All of the above-mentioned tasks have been achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の半導体装置を示す
回路図である。
FIG. 1 is a circuit diagram showing a semiconductor device according to a first embodiment of the present invention.

【図2】第2の実施の形態を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment.

【図3】第3の実施の形態を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment.

【図4】本発明の各実施の形態の一測定系を示す回路図
である。
FIG. 4 is a circuit diagram showing one measuring system of each embodiment of the present invention.

【図5】本発明の各実施の形態の他の測定系を示す回路
図である。
FIG. 5 is a circuit diagram showing another measurement system of each embodiment of the present invention.

【図6】一測定系の操作を示す流れ図である。FIG. 6 is a flowchart showing the operation of one measurement system.

【図7】従来の内部電位を検出する回路図である。FIG. 7 is a circuit diagram for detecting a conventional internal potential.

【図8】従来のメモリセルを利用して内部電位を検出す
る回路図である。
FIG. 8 is a circuit diagram for detecting an internal potential using a conventional memory cell.

【符号の説明】[Explanation of symbols]

1,5 入力端子 2,6 入力初段 3,7,15,21 抵抗 4,33 内部電源発生回路 8,9 内部回路 10 電源線 11 信号線 12,18 三ステートバッファ 13,14 ハイインピーダンス制御端子 16 入出力端子 17 外部電源 19 電圧計 20 電流計 31 出力端子 44,45,46 セル 47 ダイオード 48 基板 1,5 input terminal 2,6 input first stage 3,7,15,21 resistor 4,33 internal power generation circuit 8,9 internal circuit 10 power line 11 signal line 12,18 three-state buffer 13,14 high impedance control terminal 16 Input / output terminal 17 External power supply 19 Voltmeter 20 Ammeter 31 Output terminal 44, 45, 46 Cell 47 Diode 48 Board

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01R 31/28 - 31/3193 G11C 29/00 H01L 21/822 H01L 27/04 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 6 , DB name) G01R 31/28-31/3193 G11C 29/00 H01L 21/822 H01L 27/04

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 パッケージに覆われた半導体基板の各領
域と電気的に接続された端子が、前記パッケージの外部
に導出されており、前記半導体基板の所定領域に印加さ
れた内部電位が計測できるように、前記所定領域と前記
端子とが抵抗素子を介して電気的に接続されていること
を特徴とする半導体装置の検査方法において、外部電源
を前記端子に接続して電圧を印加したとき、前記外部電
源の電源電圧を可変してその電源電流が流れなくなると
きの前記外部電源の電圧値を計測することにより、前記
内部電位の値を推定するようにしたことを特徴とする半
導体装置の検査方法。
[Claim 1] Each region of the semiconductor substrate covered with the package and electrically connected to the terminals are led out of the package, the internal potential applied to a predetermined region of the semiconductor substrate can be measured As described above, in the semiconductor device inspection method, the predetermined region and the terminal are electrically connected via a resistance element.
Is connected to the terminal and when voltage is applied,
When the power supply voltage of the power supply is varied and the power supply current stops flowing
By measuring the voltage value of the external power supply at the time of
A semi-characteristic wherein the value of the internal potential is estimated.
Inspection method of conductor device.
【請求項2】 前記外部電源の電源電位と前記内部電位
との電位差により前記抵抗素子を流れる電流の最大値
が、前記端子について規定されたリーク電流規格値の許
容最大値よりも小さな値となるように、前記抵抗素子の
抵抗値が調整されている請求項1記載の半導体装置の検
査方法。
2. The power supply potential of the external power supply and the internal potential
Maximum value of the current flowing through the resistance element due to the potential difference between
But, as a value smaller than the allowable maximum value of the defined leakage electric NagareTadashi rated value for the terminal, a method of inspecting a semiconductor device according to claim 1, wherein the resistance value of the resistance element is adjusted.
【請求項3】 前記抵抗素子の抵抗値が、500kΩ以
上であるようにした請求項1または請求項2記載の半導
体装置の検査方法
3. A method of inspecting the resistance value of the resistive element, the semiconductor device according to claim 1 or claim 2 wherein the so is above 500 k [Omega].
【請求項4】 前記所定領域の内部電位が、前記半導体
基板の基板電位である請求項1、請求項2または請求項
3記載の半導体装置の検査方法。
4. The method according to claim 1, wherein the internal potential of the predetermined region is a substrate potential of the semiconductor substrate.
【請求項5】 前記端子が、半導体装置の内部回路であ
バッファの入力端子あるいは3ステート・バッファ
からの出力端子と兼用するように接続されている請求項
または請求項2または請求項3または請求項4記載の
半導体装置の検査方法
5. The terminal according to claim 1, wherein the terminal is an internal circuit of the semiconductor device.
That input terminal or the three-state buffer to buffer
5. The semiconductor device inspection method according to claim 1 , wherein the semiconductor device is connected so as to also serve as an output terminal from the semiconductor device.
【請求項6】 パッケージに覆われた半導体基板の各領
域と電気的に接続された端子が、前記パッケージの外部
に導出されており、前記半導体基板の所定領域に印加さ
れた内部電位が計測できるように、前記所定領域と前記
端子とが第1の抵抗素子を介して電気的に接続されてい
半導体装置の検査方法において、外部電源を第2の
素子を介して前記端子に接続し、前記端子の電圧値を
計測し、前記外部電源の電源電圧値と、前記第1及び第
2の抵抗素子の抵抗値の比と、計測した前記端子の電圧
値とから、前記第1の抵抗素子を介して電気的に接続さ
れている前記所定領域の内部電位を推定することを特徴
とする半導体装置の検査方法。
6. Each area of a semiconductor substrate covered by a package.
Terminals electrically connected to the package are located outside the package.
And applied to a predetermined region of the semiconductor substrate.
The predetermined area and the
The terminal is electrically connected via the first resistance element.
An external power supply is connected to the terminal via a second resistive element, and a voltage value of the terminal is
Measuring the power supply voltage value of the external power supply,
And the measured voltage of the terminal.
From the value, electrically connected via the first resistance element.
And estimating an internal potential of the predetermined region .
JP7222292A 1995-08-30 1995-08-30 Inspection method for semiconductor device Expired - Fee Related JP2919312B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7222292A JP2919312B2 (en) 1995-08-30 1995-08-30 Inspection method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7222292A JP2919312B2 (en) 1995-08-30 1995-08-30 Inspection method for semiconductor device

Publications (2)

Publication Number Publication Date
JPH0968558A JPH0968558A (en) 1997-03-11
JP2919312B2 true JP2919312B2 (en) 1999-07-12

Family

ID=16780089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7222292A Expired - Fee Related JP2919312B2 (en) 1995-08-30 1995-08-30 Inspection method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2919312B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170475A (en) * 1984-09-14 1986-04-11 Hitachi Ltd Input/output common circuit for integrating circuit
JPH02132384A (en) * 1988-11-14 1990-05-21 Fujitsu Ltd Semiconductor element whose substrate voltage can be measured
JPH06150697A (en) * 1992-11-12 1994-05-31 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH0968558A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
US6828815B2 (en) Method and apparatus for defect analysis of semiconductor integrated circuit
US6791344B2 (en) System for and method of testing a microelectronic device using a dual probe technique
US6756804B2 (en) Semiconductor integrated circuit device
US5248936A (en) Semiconductor integrated circuit and a method of testing the same
US4720671A (en) Semiconductor device testing device
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
US20210156902A1 (en) Semiconductor chip and circuit and method for electrically testing semiconductor chip
JPH06258384A (en) Current measuring apparatus for integrated-circuit testing and integrated circuit
US5760596A (en) Testing series passive components without contacting the driven node
US6774649B2 (en) Test system for conducting a function test of a semiconductor element on a wafer, and operating method
JPH07146327A (en) Method and apparatus for testing of integrated power device
JP2919312B2 (en) Inspection method for semiconductor device
KR100311955B1 (en) Functional test apparatus and method of electronic circuit
JPH0245339B2 (en) HANDOTAISHUSEKIKAIROSOCHI
JP2730504B2 (en) Test probe pin contact failure judgment method and in-circuit tester
JP2001091562A (en) Device for inspecting circuit board
JP3202669B2 (en) Electrical characteristics measurement method
JP2818546B2 (en) Semiconductor integrated circuit
JP2000039461A (en) Measuring method for junction temperature of semiconductor integrated circuit and dut board using the measuring method
RU2307367C1 (en) Auxiliary block for indicating contact of measuring device with the object being checked
JP2666352B2 (en) Circuit connection test method
JPS60177277A (en) Testing method of characteristic of integrated circuit
JP2007085735A (en) Inspection method of semiconductor device
JPH04253351A (en) Method for measuring contact resistance
JP3236072B2 (en) Test circuit and test method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

LAPS Cancellation because of no payment of annual fees