JPS6362046A - フア−ム・ウエアシミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ファーム・ウェアを異なる計算機上で、シ
ミュレートするファーム・ウェアシミュレータに関する
ものである。

〔従来の技術〕

一般に、種々の目的のためにＣＰＵ　（中央演算処理装
置）の制御記憶部に入られるマイクロプログラムをファ
ーム・ウェアと称し、例えば古い計算機に使用していた
ファーム・ウェアを新しい計算機で解釈実行させること
をシミュレーションと称している。これまで使用してい
たファーム・ウェアによって新しい計算機が所期の動作
をするか否かを、制御記憶部に格納する前に充分に検査
し、誤りがあれば事前に修正することが望ましい。この
ようなシミュレーションを行うシミュレータには以下に
示すようなものがあった。

第４図は、従来のファーム・ウェアシミュレータの構成
を示すブロック図である。図において、ｌは公知である
アドレス・ストップ、アドレス・パス、ブレーク・ポイ
ントを制御し誤動作を判別する診断支援部。２は実行す
べきファーム・ウェアを呼び出しフェッチする命令フエ
・ノチ部、３はデパックすべきファーム・ウェアが格納
されているファーム・ウェア格納部である。４はフェッ
チした命令を実行する命令実行部（狭義のＣＰ　Ｕ）、
４ａは後述の制御ロジック部へ制御情報を送、出するデ
ータ・レジスタ（Ｗ−ＲＥＧ）、４　ｂは制御ロジック
部のデータを受信するレジスタ（Ｒ−ＲＥＧ）である。

１５は前記制御ロジック部をプログラムで実シｔして外
部に設けたソフト化部（以下制御部と略）、１５ａはＣ
ＰＵ４から制御部１５が制御情報を受信するレジスタ（
Ｘ−ＲＥＧ）。

１５ｂは制御部５からＣＰＵ４へ情報を送信するレジス
タ　（Ｙ−ＲＥＧ）である。

第５図は、ファーム・ウェアのシミュレーションの実際
例を示すフローチャートである。第６図は、外部に設け
た制御部５の入出力値を示す制御情報である。１６は制
御部５の入力する値Ａ−Ｅを示し、１７は制御部５の出
力値ａ　”−ｅを示す。

ここで値Ａを＋１インクリメントしたものが値Ｂ（＝Ａ
＋１）であり、同様にＣ＝Ｂ＋１．・・・、Ｅ＝Ｄ＋１
であり、又Ａにａが、Ｂにｂが川Ｅにｅが夫々対応して
いる。

次に動作について説明する。診断支援部１より命令フェ
ッチ部２に起動が掛けられると、ファーム・ウェア格納
部３よりファーム・ウェアの命令が読み出され、命令解
読のためインストラクション・レジスタに入れられる。

次に命令実行部４で前記フェッチされたファーム・ウェ
アの命令を実行する。このファーム・ウェアの実行命令
が制御部１５へ送出される必要がない制御命令である場
合は、診断支援部１へ戻り、誤動作がないかどうか判断
される。そして診断支援部１はファーム・ウェアの次の
命令フェッチを行う。一方前記フアーム・ウェアの実行
命令が制御部１５へ送出される必要がある制御命令であ
る場合は、データレジスタ４ａのＷ−ＲＥＧの情報に基
づき、外部の制御部１５が論理演算の動作をして作成し
、その結果をレジスタ４ｂの情報とし、ＣＰＵ４へ送信
する。

次に、第５図のフローチャートに従って動作を詳しく説
明する。診断支援部ｌから命令フェッチ部２に起動が掛
かると、命令フェッチ部２によりファーム・ウェアがフ
ェッチされる。その結果ステップＰ１では、例えばα＋
βの加算命令１がＣＰＵ４で実行され、その結果値Ａが
データレジスタ４ａのＷ−ＲＥＧにセットされる。次に
ステップＰ２では、転送命令ｌが実行されて、Ｗ−ＲＥ
Ｇの内容が制御部１５のレジスタ１５ａのＸ−ＲＥＧへ
転送される。ステップＰ３では、制御部１５はソフトウ
ェアに従ってＸ−ＲＥＧの値Ａを処理して対応する値ａ
を生成し、この値ａをレジスタ１５ｂのＹ−ＲＥＧに書
き込む。

次にステップＰ４では、転送命令２を実行してＹ−ＲＥ
Ｇの値ａをＣＰＵ４のレジスタ４ｂのＲ−ＲＥＧへ転送
する。次にステップＰ５では、加算命令２でＷ−ＲＥＧ
の値Ａに１をプラスし、値Ｂを生成する。ステップＰ６
では、判断分岐命令を実行して、Ｒ−ＲＥＧの内容がｅ
であるかどうか判断する。今Ｒ−ＲＥＧの値はａである
のでステップＰ２に戻り、Ｗ−ＲＥＧの値ＢがＸ−ＲＥ
Ｇに転送される。今度は制御部１５でｂが生成され、Ｙ
−ＲＥＧの値すがＲ−ＲＥＧに入力される。

次にＷ−ＲＥＧの内容がＢ＋１＝ｉＣとなり、以下同様
にしてＲ−ＲＥＧの内容がｅになるまでステップＰ２〜
Ｐ６を繰り返し、ｅになると終了する。

制御部５で生成された値ａ　”−ｅはＣＰ’Ｕ４を介し
て診断支援部１に与えられ誤動作の有無が判別される。

〔発明が解決しようとする問題点〕

しかしながら、従来のファーム・ウェアシミュレータに
あっては制御部５が外部に設けられていても、ソフト化
によるプログラム構成となっていたので、シミュレーシ
ョンの処理時間が長くなるという欠点があった。又各シ
ミュレーションに合せたソフトウェアをいちいち構築し
なければならず開発費が膨大となるという問題もあった
。

この発明は上記事情に鑑みなされたもので、外部に設け
た制御部をハードウェア化し、処理時間を短くし、開発
設計者の負担を軽くすることが可能なファーム・ウェア
シミュレータを得ることを目的としている。

Ｃ問題点を解決するための手段〕 この発明に係るシミュレータは、ファーム・ウェアが格
納されたファーム・ウェア格納部３と、該ファーム・ウ
ェアが読出しフェッチされ解読される命令フェッチ部２
と、解読された命令を実行する命令実行部４と、命令の
実行結果を診断するとともに前記命令フェッチ部２に読
み出し起動を与える診断支援部１と、前記命令実行部４
の出力値をアドレスとし、このアドレスに予め記憶され
た所定演算値を出力する制御バッファ部５とを備えてい
る。

〔作用〕

ファーム・ウェア格納部３から診断支援部１の起動によ
り、命令フェッチ部２にファーム・ウェアを読み出す。

命令フェッチ部２で解読された命令は命令実行部４で実
行され、診断支援部１に与えられ診断される。又実行結
果の所定部分はアドレス値として制御バッファ部５に与
えられ、該アドレスの内容が読み出され、命令実行部５
に出力される。このようにして、論理演算の動作結果を
制御バッファ部５に予め数値で設定できるようにした。

〔実方缶例］ 以下、この発明の一実施例を図面に基づいて説明する。

１はアドレス・ストップ、アドレス・バス、ブレーク・
ポイントを制御し誤動作を判別する診断支援部、２は実
行すべきファーム・ウェアを呼び出しフェッチする命令
フェッチ部、３はデバッグすべきファーム・ウェアが格
納されているファーム・ウェア格納部である。４はフェ
ッチした命令を実行する命令実行部（狭義のＣＰＵ）、
４ａは後述の制御バッファ部へ制御情報を送出するデー
タ・レジスタ（Ｗ−ＲＥＧ）、４　ｂは制御バッファ部
のデータを受信するレジスタ（Ｒ−ＲＥＧ）である。５
は外部に設けられたハードウェア構成の制御バッファ部
である。５ａはＣＰＵ４から制御バッファ部５が制御情
報を受信するレジスタ（Ｘ−ＲＥＧ）、５ｂは制御バッ
ファ部５からＣＰＵ４へ情報を送信するレジスタ（Ｙ−
ＲＦＣ，）である。第２図は、本発明の実施例によるフ
ァーム・ウェアシミュレータのフローチャートであり、
第３図は制御バッファ部５ヘセットすべきデータを示す
。同図より、１３はＸ−ＲＥＧＯ値で制御バッファ部５
のアドレスＡ−Ｅを示し、１４はＷ−ＲＥＧへ出力され
る予めセットされたデータａ〜ｅを示す。即ち制御バッ
ファ部５のアドレスＡにはａ、　Ｂにはｂ・・・、Ｅに
はｅが夫々予めハード的に登録されている。ここでアド
レスを示す値Ａを＋１インクリメントしたものがイ直Ｂ
　（＝Ａ＋１）であり、同様にＣ＝Ｂ＋１．・・・、Ｅ
＝Ｄ＋１である。

次に動作について説明する。ファーム・ウェアのデバッ
グを開始する前に、制御バッファ部５にバッファ・アド
レスＡ〜Ｅに対応して、結果値ａ〜ｅを夫々セットして
おく。次に診断支援部１から命令フェッチ部２に起動が
掛けられると、ファーム・ウェア格納部３よりファーム
・ウェアの命令が読み出され、命令解読のためインスト
ラクション・レジスタに入れられる。次に命令実行部４
で前記フェッチされたファーム・ウェアの命令を実行す
る。このファーム・ウェアの実行命令が制御部５へ送出
される必要がない制御命令である場合は、診断支援部１
へ戻り誤動作がないかどうか判断される。そして診断支
援部１はファーム・ウェアの次の命令フェッチを行う。

一方前記フアーム・ウェアの実行命令が制御部５へ送出
される必要がある制御命令である場合は、データレジス
タ４ａ（７）Ｗ−ＲＥＧの情報に基づき、該当アドレス
の内容を制御バッファ部５は読み出し、レジスタ４ｂの
Ｒ−ＲＥＧの情報として命令実行部（ＣＰＵ）４へ送信
する。

次に第２図のフローチャートに従って動作を詳しく説明
する。プログラムが開始すると、ステップＳ１では例え
ばα＋βの加算命令１がＣＰＵ４で実行され、データレ
ジスタ４ａのＷ−ＲＥＧに結果値Ａが入れられる。次に
ステップＳ２では、転送命令１が実行されて、Ｗ−ＲＥ
Ｇの値が制御バッファ部５のレジスタ５ａのＸ−ＲＥＧ
に転送される。ステップＳ３では、Ｘ−ＲＥＧの値Ａが
制御バッファ部５のアドレス人となり、アドレスＡの値
ａが読み出されレジスタ５ｂのＹ−ＲＥＧに入れられる
。次にステップＳ４の転送命令２が実行されると、Ｙ−
ＲＥＧの値ａがＣＰＵ４のしジスタ４ｂのＲ−ＲＥＧに
転送される。次にステップＳ５では、加算命令が実行さ
れてＷ−ＲＥ　Ｇの内容Ａに１プラスし、値Ｂを生成す
る。ステップＳ６では、判断分岐でＲ−ＲＥＧの値がｅ
となったかをチェックする。Ｎｏの時はステップＳ２の
転送命令１へ行き、Ｗ−ＲＥＧに１プラスした値ＢがＸ
−ＲＥＧへ転送され、制御バッファアドレス部５のアド
レス値はＢとなり、対応する読出し値すがＹ−ＲＥＧに
入れられる。このようにして、転送命令２でＹ−ＲＥＧ
からＲ−ＲＥＧへ値すが転送される。次の加算命令２で
再度Ｗ−ＲＥＧに１プラスされ、Ｃ＝Ｂ＋１が生成され
る。次に判断分岐で値ｅかを比較して、再度Ｎｏなら前
記ステップ８２〜Ｓ６をくり返して制御バッファ部５の
読み出し値がｅとなるまでループする。−方前記ステッ
プＳ６のＹＥＳで値ｅと一致した場合プログラムは終了
する。制御バッファ部５から読み出された値ａ〜ｅはＣ
ＰＵ４を介して診断支援部１に与えられ誤動作の有無が
判別される。

以上のようにすることにより、ソフトウェア構築の負担
を大幅に軽減することができる。

〔発明の効果〕

以上説明してきたように、この発明によれば命令実行部
（ＣＰＵ）の実行結果値をアドレスとし、このアドレス
位置に予め記憶された所定演算値を出力する制御バッフ
ァ部を設けたため、シミニレ−ジョン速度が早（なり、
ファーム・ウェアシミュレータを低コストで制作するこ
とができる。又ファーム・ウェアのシミニレ−シコンは
ソフトウェアとハードウェアを適性に融合して行うこと
が望ましり、理想的なファーム・ウェアシミュレータを
実現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるファーム・ウェアシ
ミュレータの構成図、第２図は実施例のファーム・ウェ
アのフローチャート、第３図は制御バッファ部の入出力
情報を示す図である。第４図は従来のファーム・ウェア
シミュレータの構成図、第５図は従来例のフローチャー
ト、第６図は制御部の入出力情報を示す図である。 １・・・診断支援部、２・・・命令フエ１．チ部、３・
・・ファーム・ウェア格納部、４・・・命令実行部（Ｃ
ＰＵ）、、５・・・制御バッファ部。

Claims (1)

【特許請求の範囲】
1. ファーム・ウェアが格納されたファーム・ウェア格納部
   と、該ファーム・ウェアが読出しフェッチされ解読され
   る命令フェッチ部と、解読された命令を実行する命令実
   行部と、命令の実行結果を診断するとともに前記命令フ
   ェッチ部に読み出し起動を与える診断支援部と、前記命
   令実行部の出力値をアドレスとし、このアドレスに予め
   記憶された所定演算値を出力する制御バッファ部とを備
   えたファーム・ウェアシミュレータ。