JPS6361536A - Ｆｓｋ信号復調回路 - Google Patents
Ｆｓｋ信号復調回路Info
- Publication number
- JPS6361536A JPS6361536A JP61203655A JP20365586A JPS6361536A JP S6361536 A JPS6361536 A JP S6361536A JP 61203655 A JP61203655 A JP 61203655A JP 20365586 A JP20365586 A JP 20365586A JP S6361536 A JPS6361536 A JP S6361536A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- fsk
- fsk signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ信号をＦＳＫ変調して伝送する伝送シス
テムにおいて、ＦＳＫ信号からデータ信号を復調する復
調回路に係シ、特にディジタル集積回路化に好適な−Ｆ
ＳＫ信号復調回路に関する。
テムにおいて、ＦＳＫ信号からデータ信号を復調する復
調回路に係シ、特にディジタル集積回路化に好適な−Ｆ
ＳＫ信号復調回路に関する。
ＦＳＫ信号復調回路をディジタル集積化するものとして
特開昭５４−８７６４５号に記載のＦＳＫ信号復調装置
がある。その主要部分を第２図Ｋ、各部の波形を第３図
に示す。第３図の波形３ａに示すようなデータ信号にＦ
ＳＫＫ調をかけた信号を帯域フィルタ１およびスライサ
２により波形２ａのようなパルス列に変換する。これを
パルス幅調整回路２１によシ波形２ｂのようにパルス幅
一定のパルス列に変換する。これをカウンタ２２のリセ
ットパルスとする。カウンタ２２のクロックとして発振
器２３から波形２ｂよシも充分高速の波形２Ｃのような
パルス列を入力する。第３図の３ｂはカウンタ２２の動
作を示すものであシ、カウント数を友て軸としてカウン
ト数の変化を表わした図であるウカウンタ出力を識別回
路２４によｐ３ｂの一点鎖線で示すカウント数で′″１
′、′０＃に識別した結果は波形２ｄのようになる。こ
れを雑音の影響を除くために低域フィルタ２５により波
形２ｅの信号とする。これを波形整形回路２６によりパ
ルスとし、タイミング抽出回路２８によりデータ信号ク
ロック２ｇを抽出、再生回路２７で波形２ｆのようなデ
ータ信号を得る。
特開昭５４−８７６４５号に記載のＦＳＫ信号復調装置
がある。その主要部分を第２図Ｋ、各部の波形を第３図
に示す。第３図の波形３ａに示すようなデータ信号にＦ
ＳＫＫ調をかけた信号を帯域フィルタ１およびスライサ
２により波形２ａのようなパルス列に変換する。これを
パルス幅調整回路２１によシ波形２ｂのようにパルス幅
一定のパルス列に変換する。これをカウンタ２２のリセ
ットパルスとする。カウンタ２２のクロックとして発振
器２３から波形２ｂよシも充分高速の波形２Ｃのような
パルス列を入力する。第３図の３ｂはカウンタ２２の動
作を示すものであシ、カウント数を友て軸としてカウン
ト数の変化を表わした図であるウカウンタ出力を識別回
路２４によｐ３ｂの一点鎖線で示すカウント数で′″１
′、′０＃に識別した結果は波形２ｄのようになる。こ
れを雑音の影響を除くために低域フィルタ２５により波
形２ｅの信号とする。これを波形整形回路２６によりパ
ルスとし、タイミング抽出回路２８によりデータ信号ク
ロック２ｇを抽出、再生回路２７で波形２ｆのようなデ
ータ信号を得る。
〔発明が解決しようとする問題点〕
上記の復調回路の復調精度はＦＳＫ信号の搬送波周波数
と発振器２３からのカウンタクロック（第３図の波形２
ｃ）の周波数の比で定まる。カウンタクロック周波数が
ＦＳＫ搬送波周波数に比べ高いほど第３図の３ｂＫ示す
ように識別カウント数に対する余裕が大となり、雑音に
対する余裕が大きく復調精度の高い復調が可能となる。
と発振器２３からのカウンタクロック（第３図の波形２
ｃ）の周波数の比で定まる。カウンタクロック周波数が
ＦＳＫ搬送波周波数に比べ高いほど第３図の３ｂＫ示す
ように識別カウント数に対する余裕が大となり、雑音に
対する余裕が大きく復調精度の高い復調が可能となる。
しかし、使用する半導体デバイス、回路技術を考慮する
と、カウンタクロック周波数を無制限に高くすることは
できない。カウンタクロック周波数を１０ＭＨｚ程度と
すると搬送波周波数は１００ＫＨｚ程度が上限であり、
伝送データ信号速度は数ｋｂ／Ｓ程度となる。これ以上
高速のデータ信号を上記のような復調回路を用いる伝送
システムで伝送するのは非実用的である。
と、カウンタクロック周波数を無制限に高くすることは
できない。カウンタクロック周波数を１０ＭＨｚ程度と
すると搬送波周波数は１００ＫＨｚ程度が上限であり、
伝送データ信号速度は数ｋｂ／Ｓ程度となる。これ以上
高速のデータ信号を上記のような復調回路を用いる伝送
システムで伝送するのは非実用的である。
さらに、従来例では低域フィルタを用いた平均化を必要
とし、復調回路全体を論理回路のみで構成することはで
きないという欠点がある。
とし、復調回路全体を論理回路のみで構成することはで
きないという欠点がある。
本発明の目的は、搬送波周波数と同程度の周波数の信号
処理でデータ信号を復調可能であり、さらに論理回路の
みで構成できるようなＦＳＸ信号復調回路を提供しよう
とするものである。
処理でデータ信号を復調可能であり、さらに論理回路の
みで構成できるようなＦＳＸ信号復調回路を提供しよう
とするものである。
上記目的を達成するために本発明では第１図に示すよう
な構成をとる。
な構成をとる。
帯域フィルタ１、スライサ２によシパルス化したＦＳＫ
信号をその一方の周波数にほぼ等しいようなりロック３
を用いてサンプリング回路４でサンプリングする。これ
により実質的にＦＳＫ信号をデータ信号と同程度の周波
数に周波数変換する。
信号をその一方の周波数にほぼ等しいようなりロック３
を用いてサンプリング回路４でサンプリングする。これ
により実質的にＦＳＫ信号をデータ信号と同程度の周波
数に周波数変換する。
この信号は低速であるので搬送波周波数程度の速度の信
号処理で復調が可能となる。
号処理で復調が可能となる。
また、周波数変換をしたＦＳＫ信号を６の周波数識別回
路でディジタルカウント方式によシ２値に識別する。そ
の際必要となるデータ信号クロックタイミングはＦＳＫ
信号からデータクロック抽出回路５によシ抽出する。
路でディジタルカウント方式によシ２値に識別する。そ
の際必要となるデータ信号クロックタイミングはＦＳＫ
信号からデータクロック抽出回路５によシ抽出する。
Ｄフリップフロップによる周波数変換回路を第４図Ａに
、また各部の波形を同図Ｂに示す。帯域フィルタおよび
スライサにより整形されたＦ’ＳＫ信号（波形２ａ）を
フリップフロップ４１のＤ入力に接続し、ＦＳＫ信号の
スペース信号に割シ当てた周波数とほぼ等しいサンプリ
ングクロック（４ａ）をＣｋ大入力するとフリップフロ
ップ４１の出力は波形４ｂのようになる。すなわち波形
３ａに対応してそのｌタイムスコツト中にレベルが変化
しないもの（ＤＣ成分）と変化するもの（ＡＣ成分）と
に分かれる。ＡＣ成分は１タイムスロツトに２回レベル
が反転するからその周波数はデータ信号速度に等しい。
、また各部の波形を同図Ｂに示す。帯域フィルタおよび
スライサにより整形されたＦ’ＳＫ信号（波形２ａ）を
フリップフロップ４１のＤ入力に接続し、ＦＳＫ信号の
スペース信号に割シ当てた周波数とほぼ等しいサンプリ
ングクロック（４ａ）をＣｋ大入力するとフリップフロ
ップ４１の出力は波形４ｂのようになる。すなわち波形
３ａに対応してそのｌタイムスコツト中にレベルが変化
しないもの（ＤＣ成分）と変化するもの（ＡＣ成分）と
に分かれる。ＡＣ成分は１タイムスロツトに２回レベル
が反転するからその周波数はデータ信号速度に等しい。
以上のようにしてＦＳＫ信号はＤＣ成分とＡＣ成分へ周
波数変換される。
波数変換される。
第４図の波形４ｂに示すようなレベル反転の生じる位置
は発振器３とＦＳＫ信号の位相差により異なる。これを
第５図に示す。φはＰＳＫスペース信号周波数とサンプ
リングクロックとの位相差を表わす。図から明らかなよ
うにＶペル反転信号はφの位相によらずマーク信号区間
で生じる。すなわちデータ信号のタイムスロット中にレ
ベル反転が生じたか否かＫよシそのタイムスロットがマ
ークであるかスペースであるかを識別することができる
。この識別に当ってはＤＣ成分とＡＣ成分の識別をすれ
ば良いから、フリップフロップ４１の出力が１Ｈ”レベ
ルの時にのみ計数動作をするようなカウンタでデータ信
号よシ高遠の識別用クロックをカウントし、カウント数
がＯまたはｎ（ｎはデータ信号のタイムスロット中に発
生する前記識別用クロックパルス数）であればスペース
、ｎ ／ ２であればマークと識別できる。すなわちΣ
の識別余裕が得られる。この場合ｎを１０以上と大きく
しても識別用クロックは搬送波周波数と同程度の周波数
であり、従来例のように高速のクロックは必要ない。さ
らに周波数変換用発振器３のクロックを利用することも
できる。
は発振器３とＦＳＫ信号の位相差により異なる。これを
第５図に示す。φはＰＳＫスペース信号周波数とサンプ
リングクロックとの位相差を表わす。図から明らかなよ
うにＶペル反転信号はφの位相によらずマーク信号区間
で生じる。すなわちデータ信号のタイムスロット中にレ
ベル反転が生じたか否かＫよシそのタイムスロットがマ
ークであるかスペースであるかを識別することができる
。この識別に当ってはＤＣ成分とＡＣ成分の識別をすれ
ば良いから、フリップフロップ４１の出力が１Ｈ”レベ
ルの時にのみ計数動作をするようなカウンタでデータ信
号よシ高遠の識別用クロックをカウントし、カウント数
がＯまたはｎ（ｎはデータ信号のタイムスロット中に発
生する前記識別用クロックパルス数）であればスペース
、ｎ ／ ２であればマークと識別できる。すなわちΣ
の識別余裕が得られる。この場合ｎを１０以上と大きく
しても識別用クロックは搬送波周波数と同程度の周波数
であり、従来例のように高速のクロックは必要ない。さ
らに周波数変換用発振器３のクロックを利用することも
できる。
データ信号に対応するタイムスロットを検出し、識別用
カウンタをリセットするタイミングを抽出するには次の
ようにする。第５図をみればわかるようにレベル反転信
号はこのタイムスロットからはみ出すことはない。即ち
このレベル反転信号がはみ出すことのないようにタイム
スロット位置を調整することによシ正確なカウンタリセ
ットタイミング（データ信号クロック）を抽出すること
ができる。
カウンタをリセットするタイミングを抽出するには次の
ようにする。第５図をみればわかるようにレベル反転信
号はこのタイムスロットからはみ出すことはない。即ち
このレベル反転信号がはみ出すことのないようにタイム
スロット位置を調整することによシ正確なカウンタリセ
ットタイミング（データ信号クロック）を抽出すること
ができる。
上記の復調方法ではφ＝０．π、２πの場合にスペース
区間でレベル反転信号が出力される可能性がある。こ′
ｎはＤフリップフロップへのＦＳＫ入力に雑音に起因す
るジッタが生じている場合である。その場合％識別カウ
ンタの識別余裕を越える誤りが生じる可能性がある。こ
れを防ぐｋめには万位相離れたクロックを用いて２相で
識別を行なえば良い。一方がφ＝０．π、２πの時、他
方π ３ は百、Σπであり正確な識別ができる。しかも上記誤シ
はスペース区間でのみ生じるから、２相の識別結果の論
理積をとるのみで正確な復調ができる。
区間でレベル反転信号が出力される可能性がある。こ′
ｎはＤフリップフロップへのＦＳＫ入力に雑音に起因す
るジッタが生じている場合である。その場合％識別カウ
ンタの識別余裕を越える誤りが生じる可能性がある。こ
れを防ぐｋめには万位相離れたクロックを用いて２相で
識別を行なえば良い。一方がφ＝０．π、２πの時、他
方π ３ は百、Σπであり正確な識別ができる。しかも上記誤シ
はスペース区間でのみ生じるから、２相の識別結果の論
理積をとるのみで正確な復調ができる。
また前記方法によシ抽出したデータ信号クロックではジ
ッタが大きい場合には次のようにすることによりジッタ
を低減できる。位相連続ＦＳＫではデータ信号クロック
のタイミングすなわち周波数切替タイミングではキーイ
ングされる２つの周波数の位相は一致している。従って
この一致点を上記方法で検出した後データ信号タイミン
グクロックを前記一致点へＰＬＬでロックすることＫよ
り、周波数ずれによシマーク区間のレベル反転信号の位
相が変動した場合であってもジッタはＰＬＬの特性で定
まる値に低減することができる。
ッタが大きい場合には次のようにすることによりジッタ
を低減できる。位相連続ＦＳＫではデータ信号クロック
のタイミングすなわち周波数切替タイミングではキーイ
ングされる２つの周波数の位相は一致している。従って
この一致点を上記方法で検出した後データ信号タイミン
グクロックを前記一致点へＰＬＬでロックすることＫよ
り、周波数ずれによシマーク区間のレベル反転信号の位
相が変動した場合であってもジッタはＰＬＬの特性で定
まる値に低減することができる。
以下、本発明の実施例を第１図、第６図により説明する
。第７図は第６図中台部の波形である。
。第７図は第６図中台部の波形である。
ここではデータクロック周波数をｆＯｓデータ信号ノ「
マーク」を１７ｆｏ（ｆ、＋Δｆ）、データ信号の「ス
ペース」を１６ｆｏ（ｆ、−Δｆ）とした例について述
べる。第７図の波形７ａがデータクロック、波形７ｂが
伝送データ信号を示す。
マーク」を１７ｆｏ（ｆ、＋Δｆ）、データ信号の「ス
ペース」を１６ｆｏ（ｆ、−Δｆ）とした例について述
べる。第７図の波形７ａがデータクロック、波形７ｂが
伝送データ信号を示す。
受信したＦＳＫ信号を帯域フィルタ１、スライサによシ
波形７Ｃのように整形する。一方受信側発振器３からは
「スペース」信号に対応する周波数のほぼ２倍にあたる
周波数ｚｌｂｃｚ（ｆ、−Δｆ）〕のクロックを出力す
る。この信号を分岐し、一つは百分周器６２により周波
数ｆ１のサンプリングクロック７ｄに、一つはインバー
タ６１により逆位相に変換した後１／２分周することに
よｐ７ｄのサンプリングクロックに対しπ／２位相ずれ
たサンプリングクロックに、一つは位相比較器６８、同
期保護回路６９、可変分周器６０からなるＤＰＬＬに入
力する。前２者を７リツプフロツプ６３．６３’のクロ
ック入力とし、ＦＳＫ信号をＤ入力とするとその出力は
それぞれ波形７ｅ。
波形７Ｃのように整形する。一方受信側発振器３からは
「スペース」信号に対応する周波数のほぼ２倍にあたる
周波数ｚｌｂｃｚ（ｆ、−Δｆ）〕のクロックを出力す
る。この信号を分岐し、一つは百分周器６２により周波
数ｆ１のサンプリングクロック７ｄに、一つはインバー
タ６１により逆位相に変換した後１／２分周することに
よｐ７ｄのサンプリングクロックに対しπ／２位相ずれ
たサンプリングクロックに、一つは位相比較器６８、同
期保護回路６９、可変分周器６０からなるＤＰＬＬに入
力する。前２者を７リツプフロツプ６３．６３’のクロ
ック入力とし、ＦＳＫ信号をＤ入力とするとその出力は
それぞれ波形７ｅ。
７ｆのように１８に信号７Ｃを周波数変換した波形とな
る。この出力が″Ｈルベルの時にのみ１６進カウンタ６
４，６４’が前記２相のサンプリングクロックを計数す
るものとすると、１６進カウンタ６４，６４’のカウン
ト数は模式的に７ｇ、７ｈのようになる。ここでカウン
ト数が４〜１２の時に「マーク」、０〜４あるいは１２
〜１６の時に「スペース」と識別するような識別回路６
５．６５’を用いるとそれぞれ７１，７ｊのように識別
される。ただし波形７ｆはクロック位相とＦＳＫ位相差
が０またはπ程度であるため「スペース」区間で誤った
周波数変換を行っている。このため識別結果７ｊは送信
データ７ｂとは異なったものとなっている。しかし、論
理積回路６６によシ誤りのないデータ信号７ｋが得られ
る。
る。この出力が″Ｈルベルの時にのみ１６進カウンタ６
４，６４’が前記２相のサンプリングクロックを計数す
るものとすると、１６進カウンタ６４，６４’のカウン
ト数は模式的に７ｇ、７ｈのようになる。ここでカウン
ト数が４〜１２の時に「マーク」、０〜４あるいは１２
〜１６の時に「スペース」と識別するような識別回路６
５．６５’を用いるとそれぞれ７１，７ｊのように識別
される。ただし波形７ｆはクロック位相とＦＳＫ位相差
が０またはπ程度であるため「スペース」区間で誤った
周波数変換を行っている。このため識別結果７ｊは送信
データ７ｂとは異なったものとなっている。しかし、論
理積回路６６によシ誤りのないデータ信号７ｋが得られ
る。
一方、データクコツクは以下のようにして再生する。第
５図に示したようにサンプリングクロックの周波数ｆ、
がＦＳＫ信号の一方の周波数ｆ。
５図に示したようにサンプリングクロックの周波数ｆ、
がＦＳＫ信号の一方の周波数ｆ。
−Δｆとわずかにずれていると７リツプ７０ツブ６４．
６４’の出力はそのずれに応じて変化する。
６４’の出力はそのずれに応じて変化する。
例えばｆｂがｆ。−Δｆよシもわずかに大であるならば
、第５図において下から上へ向って波形が変化する。φ
がπの付近では「スペース」区間に対応する信号が６Ｌ
＃レベルから１Ｈ”レベルへ変化する。この時「マーク
」Ｋ対応する信号の立下りはＦＳＫ信号の周波数切換タ
イミングに一致する。上記のように位相検出回路６７は
動作し、ＤＰＬＬ中の同期保護回路６９を制御する。
、第５図において下から上へ向って波形が変化する。φ
がπの付近では「スペース」区間に対応する信号が６Ｌ
＃レベルから１Ｈ”レベルへ変化する。この時「マーク
」Ｋ対応する信号の立下りはＦＳＫ信号の周波数切換タ
イミングに一致する。上記のように位相検出回路６７は
動作し、ＤＰＬＬ中の同期保護回路６９を制御する。
次に位相検出回路の回路例を第８図に、その波形を第９
図に示す。第６図のカウンタ６４の出力が０であること
を検出してパルス９ｄを出力するｎ ＝ Ｑ検出回路８
１により、ｆ、の周期で少なくとも１６回連続してフリ
ップ７０ツブ６３の出力が″′Ｌ＃レベルであることを
検出する。この状態を検出した時点で７リツプ７０ツブ
８４をセットする。フリップ７０ツブ８４がセットされ
た後にロ＝１６検出回路８２によりｆｂの周期で少なく
とも１６回連続してフリップ７０ツブ６３の出力が“Ｈ
”レベルとなることを検出しフリップ７０ツブ８５をセ
ットする。これＫよシゲート回路８７が動作し７リツプ
フロツプ６３の出力がフリップ７ａツブ８９に入力され
、６３の出力の立下勺で８９がセットされる。このフリ
ップフロップ８９の出力によシ第６図の同期保護回路６
９全通して可変分周回路６０をリセットする。これによ
り可変分周回路６０の出力パルスは波形９ａのように当
初位相ズレを起こしていたものが修正さ１正しい位相で
データクロックを出力する。以上のようにして一度検出
された位相は、ＦｓＫ信号と可変分周回路６０の出力パ
ルス９ａとを位相比較器６８で比較し可変分周回路６ｏ
を制御することにより位相ロックされる。
図に示す。第６図のカウンタ６４の出力が０であること
を検出してパルス９ｄを出力するｎ ＝ Ｑ検出回路８
１により、ｆ、の周期で少なくとも１６回連続してフリ
ップ７０ツブ６３の出力が″′Ｌ＃レベルであることを
検出する。この状態を検出した時点で７リツプ７０ツブ
８４をセットする。フリップ７０ツブ８４がセットされ
た後にロ＝１６検出回路８２によりｆｂの周期で少なく
とも１６回連続してフリップ７０ツブ６３の出力が“Ｈ
”レベルとなることを検出しフリップ７０ツブ８５をセ
ットする。これＫよシゲート回路８７が動作し７リツプ
フロツプ６３の出力がフリップ７ａツブ８９に入力され
、６３の出力の立下勺で８９がセットされる。このフリ
ップフロップ８９の出力によシ第６図の同期保護回路６
９全通して可変分周回路６０をリセットする。これによ
り可変分周回路６０の出力パルスは波形９ａのように当
初位相ズレを起こしていたものが修正さ１正しい位相で
データクロックを出力する。以上のようにして一度検出
された位相は、ＦｓＫ信号と可変分周回路６０の出力パ
ルス９ａとを位相比較器６８で比較し可変分周回路６ｏ
を制御することにより位相ロックされる。
上記実施例ではデータ信号の１６倍および１７倍の周波
数を切り換える場合について述べた。しかし本発明の方
法は他の周波数を用いた場合にももちろん適用できる。
数を切り換える場合について述べた。しかし本発明の方
法は他の周波数を用いた場合にももちろん適用できる。
上記実施例ではサンプリングクロック周波数ｆｂが高い
方にずれている場合について示した。
方にずれている場合について示した。
しかし、サンプリングクロック周波数が低い方にずれて
いる場合であっても適用できる。その場合はｎ＝０から
ｎ＝１６の変化の後の立上シを利用すれば良い。またｎ
＝１６からｎ ＝ Ｑへの変化も利用することができる
。
いる場合であっても適用できる。その場合はｎ＝０から
ｎ＝１６の変化の後の立上シを利用すれば良い。またｎ
＝１６からｎ ＝ Ｑへの変化も利用することができる
。
さらに周波数かどちにかずれているかはフリップフロッ
プ６３の出力の変化を監視すれば判別可能であるのでこ
れを用いて位相検出を切換えることにより任意のサンプ
リングクロックを用いルコとができる。
プ６３の出力の変化を監視すれば判別可能であるのでこ
れを用いて位相検出を切換えることにより任意のサンプ
リングクロックを用いルコとができる。
上記実施例では芽だけ位相のずれた２相のサンプリング
クロックを２ ｆ ｂの周波数の発振器を用いて作成し
た。これをｆｂの周波数の発振器を用い固定の遅延回路
を用いて作成することも可能である。これは２つのサン
プリングクロックの位相差が正確にπ／２である必要は
ないからである。
クロックを２ ｆ ｂの周波数の発振器を用いて作成し
た。これをｆｂの周波数の発振器を用い固定の遅延回路
を用いて作成することも可能である。これは２つのサン
プリングクロックの位相差が正確にπ／２である必要は
ないからである。
上記実施例では「マーク」、「スペース」ノ識別範囲を
それぞれ４〜１２．ｏ〜４／１２〜１６とした。この範
囲を多少変化したとしても復旧動作に対する影響は小さ
い。これを回路構成上の簡易化のために変更することも
可能である。
それぞれ４〜１２．ｏ〜４／１２〜１６とした。この範
囲を多少変化したとしても復旧動作に対する影響は小さ
い。これを回路構成上の簡易化のために変更することも
可能である。
本発明によれば、従来のようにＦＳＫ信号搬送波と比し
１０倍以上も高い周波数のクロックを必要とせず、ＦＳ
Ｋ信号搬送波と同程度の周波数のクロックを用いるだけ
で復調可能である。
１０倍以上も高い周波数のクロックを必要とせず、ＦＳ
Ｋ信号搬送波と同程度の周波数のクロックを用いるだけ
で復調可能である。
また、全て論理回路により構成でき無調整で動作するの
でゲートアレー等によるディジタル集積回路化が可能と
なる。このため部品数の低減、調整ケ所の消失により大
幅な低コスト化が可能となる。
でゲートアレー等によるディジタル集積回路化が可能と
なる。このため部品数の低減、調整ケ所の消失により大
幅な低コスト化が可能となる。
【図面の簡単な説明】
第１図は本発明の構成例を示すブロック図、第２図は従
来のＦＳＫ復調器の構成を示すブロック図、第３図はそ
の波形図、第４図、第５図は本発明の詳細な説明図、第
６図は本発明の一実施例を示すブロック図、第７図はそ
の波形図、第８図は位相検出回路部の回路例を示すブロ
ック図、第９図はその波形図である。
来のＦＳＫ復調器の構成を示すブロック図、第３図はそ
の波形図、第４図、第５図は本発明の詳細な説明図、第
６図は本発明の一実施例を示すブロック図、第７図はそ
の波形図、第８図は位相検出回路部の回路例を示すブロ
ック図、第９図はその波形図である。
Claims (1)
- 【特許請求の範囲】 １、周波数シフトキーイング（ＦＳＫ）信号からディジ
タルデータを復調するＦＳＫ信号復調回路において、Ｆ
ＳＫ信号から前記ディジタルデータのタイミングクロッ
クを抽出する手段と、該ＦＳＫ信号の一方の周波数にほ
ぼ等しいかあるいは前記周波数の整数倍にほぼ等しい周
波数のクロックにより該ＦＳＫ信号をサンプリングする
手段とを有することを特徴とするＦＳＫ信号復調回路。 ２、特許請求の範囲第１項記載のＦＳＫ信号復調回路に
おいて、前記サンプリング出力が所定のレベルの時にの
み計数動作を行ない、前記ディジタルデータのタイミン
グクロックで定まるタイミングで前もつて決められた基
準状態に復帰させられる計数器を有することを特徴とす
るＦＳＫ信号復調回路。 ３、特許請求の範囲第１項記載のＦＳＫ信号復調回路に
おいて、該ＦＳＫ信号をサンプリングするクロックとし
て同一周波数で位相の異なる少なくとも２つのクロック
を用いることを特徴とするＦＳＫ信号復調回路。 ４、特許請求の範囲第３項記載のＦＳＫ信号復調回路に
おいて、前記複数のクロックのサンプリング出力を用い
て復調した該ディジタルデータの論理積をとる手段を有
することを特徴とするＦＳＫ信号復調回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203655A JP2804755B2 (ja) | 1986-09-01 | 1986-09-01 | Ｆｓｋ信号復調回路 |
| EP87111678A EP0258697B1 (en) | 1986-09-01 | 1987-08-12 | FSK Signal demodulator |
| DE3789793T DE3789793T2 (de) | 1986-09-01 | 1987-08-12 | FSK-Signal-Demodulator. |
| US07/084,900 US4813058A (en) | 1986-09-01 | 1987-08-13 | FSK signal demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203655A JP2804755B2 (ja) | 1986-09-01 | 1986-09-01 | Ｆｓｋ信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361536A true JPS6361536A (ja) | 1988-03-17 |
| JP2804755B2 JP2804755B2 (ja) | 1998-09-30 |
Family
ID=16477650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203655A Expired - Lifetime JP2804755B2 (ja) | 1986-09-01 | 1986-09-01 | Ｆｓｋ信号復調回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4813058A (ja) |
| EP (1) | EP0258697B1 (ja) |
| JP (1) | JP2804755B2 (ja) |
| DE (1) | DE3789793T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350934A (ja) * | 1989-07-19 | 1991-03-05 | Kenwood Corp | Ｆｓｋ復調器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2684507B1 (fr) * | 1991-11-29 | 1994-09-30 | Sagem | Modem semi-duplex pour reseau de radiotelephones gsm. |
| DE19614979C2 (de) | 1995-04-20 | 2001-05-17 | Fujitsu Ltd | Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation |
| CA2292463C (en) | 1999-12-17 | 2005-04-12 | Vtech Communications, Ltd. | Digitally-implemented demodulator |
| US6931051B2 (en) * | 2000-03-01 | 2005-08-16 | Texas Instruments Incorporated | Frequency hopping wireless communication system with filtered adaptive slicer |
| FR2816147A1 (fr) * | 2000-10-26 | 2002-05-03 | St Microelectronics Sa | Modulateur/demodulateur universel |
| FR2822616B1 (fr) * | 2001-03-21 | 2003-08-01 | St Microelectronics Sa | Recepteur de signaux modules en frequence avec demodulateur numerique |
| DE10228060A1 (de) * | 2002-06-19 | 2004-01-15 | Robert Bosch Gmbh | Verfahren und Schaltungsanordnung zur Übertragung binärer Nutzdaten |
| US20060090605A1 (en) * | 2004-11-03 | 2006-05-04 | The Faucet Queens, Inc. | Hammer with mallet head and measuring handle |
| CN106506420B (zh) | 2015-09-08 | 2021-02-09 | 恩智浦美国有限公司 | 使用频率混叠fsk解调的无线充电器 |
| US10762031B2 (en) | 2017-06-12 | 2020-09-01 | Dell Products, L.P. | System and method for setting equalization for communication between a processor and a device |
| TWI750589B (zh) * | 2020-02-17 | 2021-12-21 | 茂達電子股份有限公司 | 頻移鍵控訊號解調系統及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3670249A (en) * | 1971-05-06 | 1972-06-13 | Rca Corp | Sampling decoder for delay modulation signals |
| NL7513610A (nl) * | 1975-11-21 | 1977-05-24 | Philips Nv | Ontvanger voor synchrone signalen met dubbele fasevergrendelde lus. |
| US4535297A (en) * | 1984-01-09 | 1985-08-13 | General Electric Company | Binary signal demodulator with comparative value decision circuitry |
| JPS6128258A (ja) * | 1984-07-18 | 1986-02-07 | Nec Corp | Ｆｓｋ復調回路 |
| US4656431A (en) * | 1986-03-06 | 1987-04-07 | Motorola, Inc. | Digital frequency discriminator |
| US4723288A (en) * | 1986-07-03 | 1988-02-02 | Motorola, Inc. | Stereo decoding by direct time sampling |
-
1986
- 1986-09-01 JP JP61203655A patent/JP2804755B2/ja not_active Expired - Lifetime
-
1987
- 1987-08-12 DE DE3789793T patent/DE3789793T2/de not_active Expired - Fee Related
- 1987-08-12 EP EP87111678A patent/EP0258697B1/en not_active Expired - Lifetime
- 1987-08-13 US US07/084,900 patent/US4813058A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350934A (ja) * | 1989-07-19 | 1991-03-05 | Kenwood Corp | Ｆｓｋ復調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3789793T2 (de) | 1994-08-25 |
| EP0258697A3 (en) | 1989-01-25 |
| DE3789793D1 (de) | 1994-06-16 |
| US4813058A (en) | 1989-03-14 |
| JP2804755B2 (ja) | 1998-09-30 |
| EP0258697A2 (en) | 1988-03-09 |
| EP0258697B1 (en) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0502739A2 (en) | NRZ clock and data recovery system employing phase lock loop | |
| JPS6361536A (ja) | Ｆｓｋ信号復調回路 | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| US5297869A (en) | Apparatus and method for synchronizing a digital data clock in a receiver with a digital data clock in a transmitter | |
| US4312075A (en) | Timing-phase recovery circuit | |
| US4088832A (en) | Split phase code synchronizer and demodulator | |
| EP0076008B1 (en) | A receiver for ffsk modulated data signals | |
| CA1278049C (en) | Digital circuit extracting synchronism signals from a serial flow of coded data | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| US4486715A (en) | Frequency shift key demodulator | |
| JPH06338916A (ja) | データ端末 | |
| JP3729366B2 (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| WO2003081766A1 (en) | Detection of frequency differences between signals | |
| Lozhkin | Free false lock and timing recovery independent frequency detector | |
| JPH0131823B2 (ja) | ||
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPS5840865B2 (ja) | 積分型デイジタル位相判定器 | |
| JPS59183560A (ja) | クロツク位相制御回路 | |
| EP0627829A1 (en) | Bit clock recovery for CPFSK signals | |
| JPH0714726U (ja) | クロック位相制御回路 |