JPH0714726U - クロック位相制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 従来、温度や経年変化によるクロック位相ズ
レが生じ、それを自動的にそのズレを補正するクロック
位相制御回路を得ることを目的とする。 【構成】 従来に比べ４倍の電圧制御発振器13の出力を
電圧制御移相器14で位相コントロールし、分周器15で４
分周された３種のクロック位相（＋90°，０°，−90
°）でそれぞれで識別を行い、＋90°と０°，−90°と
０°で識別出力を符号比較し、不一致の数をカウンタ2
5,26 にてカウントし、その値をＤ／Ａコンバータ29,30
でアナログ値へ変換してその差電圧を差動増幅回路31
で位相制御の電圧とする。 【効果】 以上の構成により、クロック位相を自動的に
最適位相へ調整ができ、かつ精度の高いものが得られ
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、ディジタル無線装置等の復調器のベースバンド処理部で用いられ るクロック位相制御回路に関するものである。

【０００２】

【従来の技術】

図５は従来のクロック位相制御回路の基本構成である。図において１は復調信 号入力端子，２は高速コンパレータ，３は微分回路，４は全波整流回路，５はタ ンク回路，６は位相比較器，７は低域濾波器，８は電圧制御発振器，９は可変移 相器，10は可変移相器調整端子，11は識別器、12は識別器出力端子である。 図６は上記クロック位相制御回路のタイミングチャートを示し、クロック位相 を調整する際のタイミング関係を示す。

【０００３】 次に動作について説明する。復調信号入力端子１より入力した復調信号を高速 コンパレータ２でアナログ値をディジタル値（ＴＴＬレベル）へ変換する。高速 コンパレータ２の出力は微分回路３でその変化分を取り出し、全波整流回路４と タンク回路５にてクロック成分のみを抽出する。このクロックにはジッタ成分が 含まれており、このジッタを抑圧するために位相同期ループを構成する。電圧制 御発振器８より出力されたクロック〔ｆ_CLK 〕と再生されたクロック位相が位相 比較器６で比較され、その位相差に比例した出力が低域 波器７で高周波成分が 除かれ制御電圧として電圧制御発振器８へフィードバックされる。位相同期ルー プから出力されたクロックは、可変移相器９を通過し復調信号を識別器11にて識 別するためのタイミングクロックとなる。この識別タイミングは、図６のタイミ ングチャートが示すとおり、復調信号ａの中心にクロックｂの立上がりがくるよ うに点線の範囲内で調整を行う。その調整は可変移相器調整端子10より、調整者 の手で行われる。識別された識別信号ｃは識別器出力端子12より出力される。

【０００４】

【考案が解決しようとする課題】 従来のクロック位相制御回路は以上の様に構成されているので、人間が手動で クロック位相を調整しなければならず、その設定は調整者の手にゆだねられてい る。また、温度や経年変化による最適タイミング点からのズレが生じるなどの問 題があった。

【０００５】 この考案は上記の様な問題点を解消するためになされたもので、調整者の手に たよることなく、自動的に調整制御ができ、また温度や経年変化による最適タイ ミング点ズレを補正し、最適点へ設定できるクロック位相制御回路を得ることを 目的とする。

【０００６】

【課題を解決するための手段】

この考案に係るクロック位相制御回路は、再成クロック位相が最適タイミング 点からズレていないかを検出する検出回路を付加し、そのズレに比例した出力を 出す回路とともにその出力電圧で可変のできる移相器を備えたことで、そのズレ が最小となる様にしたものである。

【０００７】

【作用】

この考案におけるクロック位相制御回路は、再生したクロック位相が最適タイ ミング点からのズレを検出し、そのズレの量を比較し、その差を可変移相器の制 御用としてクロックの位相を常に最適ポイントとして復調信号の識別を行う。

【０００８】

【実施例】

実施例１． 以下、この考案における一実施例を図について説明する。第１図において13は 電圧制御発振器，14は電圧制御移器，15は分周器，16,17,18は識別器，19,20 は ＥＸ−ＯＲ回路，21,22 はインバータ回路，23,24 は識別器，25,26 はカウンタ ，27,28 はラッチ，29,30 はＡ／Ｄコンバータ，31は差動増幅回路，32はラッチ のタイミング用プログラム分周器，33はプログラム分周器の設定端子，34はカウ ンタリセットタイミング用の遅相回路である。図２は、分周器14の回路構成を示 す。また、図４はこの一実施例のタイミングチャートを示す。

【０００９】 次に動作について説明する。図１においてクロックを再生する部分は、従来例 と同様の動作を行う。ここで、電圧制御発振器13は従来例（図５）の電圧制御発 振器７に比べて４倍の発振周波数〔４ｆ_CLK 〕を出力する。４ｆ_CLK は、電圧制 御移相器14で位相調整さ分周器15へ入力される。この分周器15は、図２のように ２つのネガティブエッジフリップフロップ35,36 から成る４分周回路であり、そ の出力は図４のタイミングチャートが示すとおり、入力の４ｆ_CLK ａに対し＋90 °位相出力ｃ，０°位相出力ｄ，−90°位相出力ｅの３種類である。それぞれの クロックａ，ｂ，ｃで復調信号ｂを識別器16,17,18で識別する。タイミングチャ ートではｆ，ｇ，ｈとなる。次に＋90°識別値ｆと０°識別値ｇ，また０°識別 値ｇと−90°識別値ｈでそれぞれ符号が一致しているかを、ＥＸ−ＯＲ回路19， 20にて判定ｉ，ｇし、識別器23,24 でクロックｃ，ｄのインバータ回路21,22 出 力で識別する。それぞれの不一致パルスｋ，ｌの数をカウンタ25,26 で計数する 。カウンタ25,26 の出力は、ラッチ27,28 によりプログラム分周器設定端子33よ り設定されたプログラム分周器32のタイミングでＤ／Ａコンバータ29,30 に送出 される。また、カウンタ25,26 もラッチアウトタイミングの遅相器34での遅延分 だけ遅れたタイミングでリセットされる。Ｄ／Ａコンバータ29,30 の出力は、そ れぞれの不一致パルスの数の差に比例した電圧とする為に、差動増幅回路31にて 差電圧を制御電圧へ変換し、電圧制御移相器14を制御し、その差が少なくなる方 向へ収束する様な動作をする。

【００１０】 実施例２． なお、上記実施例では電圧制御発振器13に４ｆ_CLK なる周波数で発振するもの 、又分周器15には４分周回路を用いたが、電圧制御発振器13には２ｆ_CLK なる周 波数で発振するものを、又分周器15には２分周回路を用いてもよい。図３は分周 器15を２分周回路としたときの回路構成を示す。２分周回路はネガティブエッジ フリップフロップ37とポジティブエッジフリップフロップ38から成り、＋90°位 相出力，０°位相出力，−90°位相出力の３出力が得られる。上記２回路を置き 換えることで図１のクロック位相制御回路と同様の効果を得ることができる。

【００１１】

【考案の効果】

以上のように、この考案によればクロック位相を最適位相となるよう自動的に 調整制御ができるように構成したので、調整は人の手にたよることなく、また精 度の高いものが得られる効果がある。

【図面の簡単な説明】

【図１】この考案の一実施例によるクロック位相制御回
路の構成図である。

【図２】この考案の一実施例の分周器回路の回路構成図
である。

【図３】この考案の他の実施例の分周器回路の回路構成
図である。

【図４】この考案の一実施例によるクロック位相制御回
路のタイミングチャートである。

【図５】従来のクロック位相制御回路の構成図である。

【図６】従来のクロック位相制御回路のタイミングチャ
ートである。

【符号の説明】

１ 復調信号入力端子 ２ 高速コンパレータ ３ 微分回路 ４ 全波整流回路 ５ タンク回路 ６ 位相比較器 ７ 低域濾波器 ８ 電圧制御発振器 ９ 可変移相器 10 可変移相器調整端子 11 識別器 12 識別器出力端子 13 電圧制御発振器 14 電圧制御移相器 15 分周器 16 識別器 17 識別器 18 識別器 19 ＥＸ−ＯＲ回路 20 ＥＸ−ＯＲ回路 21 インバーター回路 22 インバーター回路 23 識別器 24 識別器 25 カウンタ 26 カウンタ 27 ラッチ 28 ラッチ 29 Ｄ／Ａコンバータ 30 Ｄ／Ａコンバータ 31 差動増幅回路 32 プログラム分周器 33 プログラム分周器の設定端子 34 遅相回路 35 ポジティブエッジフリップフロップ 36 ポジティブエッジフリップフロップ 37 ネガティブエッジフリップフロップ 38 ポジティブエッジフリップフロップ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ディジタル無線装置等に用いられる復調
   器のベースバンド処理において、復調信号よりクロック
   成分を抽出するための微分回路及び全波整流回路と、抽
   出されたクロック成分に位相同期した４倍のクロック周
   波数出力を得る位相同期ループと、再生されたクロック
   出力から＋90°，０°，−90°の位相出力を得る４分周
   回路、その３通りのクロックにより復調データを識別す
   る識別器と、その識別器の出力で＋90°と０°，０°と
   −90°での識別信号を比較し符号が不一致のときパルス
   を発生し、そのパルス数を計数するカウンタとそのカウ
   ント出力をラッチする回路、カウント数をディジタル値
   からアナログ値へ変換するＡ／Ｄコンバーターと、その
   Ａ／Ｄコンバーターの２出力の差を増幅する差動増幅回
   路とその出力電圧で元のクロック位相を制御する電圧制
   御移相器を備えたことを特徴とするクロック位相制御回
   路。