JPS6319808Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は周波数をデイジタル値又はアナログ
値に変換する周波数変換回路である。

従来は、例えば第１図に示すようにフエイズロ
ツクループにより周波数−アナログ変換を行なつ
ていた。

すなわち、第１図において、１はパルス入力信
号S₁を受ける入力端子、OPはアナログ乗算器又
はエクスクル−シブオア回路からなる演算回路で
ある。LPF１はローパスフイルタであり、この
出力を電圧周波数発振器VCOにより周波数に変
換しこの周波数信号S₂とパルス入力信号S₁とを上
記乗算器OPにて乗算する。演算回路OP、ローパ
スフイルタLPF１、発振器VCOによる閉ループ
において、定常状態では、アナログ電圧を作成
し、これをローパスフイルタLPF２に通すこと
により、周波数−アナログ変換を行ない、更にこ
の電圧値をアナログデイジタル変換回路ADによ
り周波数−デイジタル変換を行なうことにより、
周波数アナログ周波数デイジタル変換回路は実現
できる。

ところで、従来のものはアナログ値で比較して
いたためアナログ値による設定が必要であり、時
定数及び出力値において充分な精度が確保できな
かつた。又温度変動、電源変動の影響を受け易い
ものであつた。

この考案は周波数値を直接デイジタル値に変換
することにより精度に関係なく微妙な調整を不要
とし、周波数デイジタル変換ないし周波数アナロ
グ変換を実現することができる、周波数変換回路
を提供するものである。

以下、この考案を図に従つて説明する。

第２図にこの考案の回路系統を、又第３図にそ
の具体例を説明する。本考案は第１図に示される
ような従来装置において、入力パルス数信号S₁を
デイジタル微分回路１１によりその立上り又は立
下りを微分し、このパルスをサンプル１としてい
る。Ｍ進アツプダウンカウンタ１３の計数値
〔Ｎ〕から入力パルスに比例したパルス数を作成
させるＭ進レートマルチプライヤ１５を使用して
おり、上記入力パルス数をＦ（PPS）とすると、
上記Ｍ進レートマルチプライヤ１５はタイミング
作成回路１４からの信号を受けてＦ×〔Ｎ〕／Ｍ
（PPS）を作成し、このパルスをサンプル２とす
る。周波数比較器１２において上記サンプル１と
上記サンプル２のパルス数を比較しその差分Ｈ−
Ｆ／Ｍ・〔Ｎ〕〔Hz〕にて上記Ｍ進アツプダウンカウ ンタ１３を歩進させることにより上記周波数比較
器１２、Ｍ進アツプダウンカウンタ１３、および
Ｍ進レートマルチプライヤ１５の閉ループを構成
し定常状態で、Ｈ−Ｆ×〔Ｎ〕／Ｍ＝０従つて、
〔Ｎ〕＝Ｍ／Ｆ×Ｈとなる計数値を常時Ｍ進アツプダ ウンカウンタ１３に得ることができ、出力デイジ
タル信号S₄である計数値〔Ｎ〕を出力端子４に得
る。一方、上記Ｍ進レートマルチプライヤ１５の
パルス数出力はパルス巾が一定で入力周波Ｈに比
例したパルス数が得られる為可変抵抗器１７によ
りレベル調整後ローパスフイルタ１６を通すこと
により出力アナログ信号S₃を端子３に得ることが
できる。

上記において入力信号を瞬間周波数と見てＨ
（ｔ）、Ｍ進アツプダウンカウンタ１３の値をＮ
（ｔ）とすると上記状態方程式は Ｈ（ｔ）−Ｆ／Ｍ・Ｎ（ｔ）＝dN（ｔ）／dt と成る。

この１つの解は （ただし、Ｈ（ｔ）を定数扱いとした。） 一方、第４図に示すRC積分回路において、入
力電圧（ｈ（ｔ））抵抗値（Ｒ）コンデンサ（Ｃ）
出力値（ｎ（ｔ））とすると、 ｈ（ｔ）−jωCR・ｎ（ｔ）＝ｎ（ｔ） …′ となる。

この１つの解は （ただし、ｈ（ｔ）を定数扱いとした。） この解は時定数ωCR（＝2πfCR）のローパスフ
イルタ特性であ。そこで、解′とを比べると、
瞬間周波数値Ｈ（ｔ）は時定数Ｍ／Ｆのローパス
フイルタを通してデイジタル値Ｎ（ｔ）を得るの
と等価であることが理解できる。

この原理を具体化したものを第３図について説
明すると、デイジタル微分回路１１はフリツプフ
ロツプF₁，F₂ANDゲートA₅インバータI₁から構
成され、又、周波数比較器１２はフリツプフロツ
プF₃，F₄ANDゲートA₁〜A₄から構成されてい
る。タイミング作成回路１４はフリツプフロツプ
F₅、ANDゲートA₆，A₇から構成されている。

第３図に示す具体例におけるシユミレーシヨン
結果を第５図に示してある。第５図において横軸
に周波数Ｆに対応するクロツクパルス数をとり、
縦軸にＭ進アツプダウンカウンタ１３の計数値
〔Ｎ〕をとつている。

尚、横軸は4000を境いにして、4000以上は4000
以下に比べ、そのスケールが1/5に短縮されてい
る。

実施例に示すように、レートマルチプライヤ１
５の出力を、Ｆ／Ｍ（Hz）以上の周波数をカツト
するLPF１６又は積分回路に導くように構成す
ればアナログ値出力を得ることができる。

また、レートマルチプライヤ１５の出力の後に
Ｌ進カウンタを設けＬ進中のレートマルチプライ
ヤ用クロツクパルスを１パルスだけパルスを通過
させるアンドゲートを設け、その出力を上記サン
プル２の代りに使用し入力同期クロツクパルスお
よびレートマルチプライヤ用クロツクパルスの周
期をＬ倍、つまりはＬ×Ｆ（PPS）にするように
構成すれば、分解能を向上させることも可能であ
る。

更には、実施例の回路構成はICで実現できる
ため、IC化すれば、小型、安価なものとなり、
その回路を製造するにあたり、生産性を著しく向
上することができる。

以上のように、この発明によれば、周波数変換
回路をパルスレートＨの入力パルス数信号に対し
てクロツクパルスレートがＦなる第１の入力クロ
ツクパルスによりサンプルする微分回路と、この
微分回路出力を第１の比較入力とすると共に、上
記第１のクロツクパルスと同一周波数で、生起タ
イミングの異なる第２の入力クロツクパルスを受
けてアツプダウンカウンタの計数値〔Ｎ〕に比例
した周期のパルスを発生するレートマルチプライ
ヤの出力パルスＦ×〔Ｎ〕／Ｍ（pps）を第２の比
較入力とする周波数比較器とを備え、この周波数
比較器により生成した上記第１の比較入力と第２
の比較入力との差パルス△Ｆ（＝Ｈ−Ｆ〔Ｎ〕／
Ｍ）（pps）の出力を計数して上記アツプダウン
カウンタの計数値を増減することにより平衡状態
を保つて上記差パルスを零として上記出力パルス
数信号の周波数に対応した大きさのデイジタル変
換出力〔Ｎ〕＝Ｈ・Ｍ／Ｆを得ると共に、上記レ
ートマルチプライヤの出力パルスをCR積分する
ことによりアナログ変換出力を発生せしめるよう
に構成したので、特性の変動が少なく、初期設定
どおりの特性が得られるため無調整で高精度であ
り、また瞬間周波数をデイジタル値あるいはアナ
ログ値へ変換する周波数復調回路、位相復調回
路、トーン受信回路、周波数検知回路、各種通信
回路、センサのデータ変換、計測器等へ巾広く応
用が可能であるという効果がある。

【図面の簡単な説明】

第１図は従来のフエーズロツクループによる周
波数変換回路を示す図、第２図は本考案の周波数
変換回路の概要を示す系統図、第３図は第２図に
示したものの具体的な回路を示す回路図、第４図
はRC積分回路を示す図、第５図は第３図におけ
る回路のシユミレーシヨン結果を示す図である。 図において、１１：デイジタル微分回路、１
２：周波数比較器、１３：Ｍ進アツプダウンカウ
ンタ、１４：タイミング作成回路、１５：Ｍ進レ
ートマルチプライヤ、１６：ローパスフイルタ、
１７：可変抵抗器、（Ｎ）S₁：入力パルス数信号、
S₂：入力クロツクパルス、S₃：出力アナログ信
号、S₄：出力デイジタル信号、F₁，F₂：フリツ
プフロツプ、A₅：ANDゲート、１１：インバー
タ、F₃，F₄：フリツプフロツプ、Ａ１〜Ａ４：
ANDゲート、Ｃ１：Ｍ進アツプダウンカウンタ、
Ｆ５：フリツプフロツプ、Ａ６，Ａ７：ANDゲ
ート、Ｒ１：Ｍ進レートマルチプライヤ、
LPF：ローパスフイルタ、VR：可変抵抗器、
尚、図中同一符号は同一或いは相当部分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 パルスレートＨの入力パルス数信号に対してク
   ロツクパルスレートがＦなる第１の入力クロツク
   パルスによりサンプルする微分回路と、この微分
   回路の出力を第１の比較入力とすると共に、上記
   第１のクロツクパルスと同一周波数で、生起タイ
   ミングの異なる第２の入力クロツクパルスを受け
   てアツプダウンカウンタの計数値〔Ｎ〕に比例し
   た周期のパルスを発生するレートマルチプライヤ
   の出力パルスＦ×〔Ｎ〕／Ｍ（pps）を第２の比較
   入力とする周波数比較器とを備え、この周波数比
   較器により生成した上記第１の比較入力と第２の
   比較入力との差パルス△Ｆ（＝Ｈ−Ｆ〔Ｎ〕／Ｍ）
   （pps）の出力を計数して上記アツプダウンカウ
   ンタの計数値を増減することにより平衡状態を保
   つて上記差パルスを零として上記出力パルス数信
   号の周波数に対応した大きさのデイジタル変換出
   力〔Ｎ〕＝Ｈ・Ｍ／Ｆを得ると共に、上記レート
   マルチプライヤの出力パルスをCR積分すること
   によりアナログ変換出力を発生せしめるように構
   成したことを特徴とする周波数変換回路。