JPS6361509A

JPS6361509A - 周波数シンセサイザ

Info

Publication number: JPS6361509A
Application number: JP61205464A
Authority: JP
Inventors: Tamio Okui; 民生奥居; Tomoyoshi Ishikawa; 石川　智好; Atsuyuki Takahara; 穆之高原; Hiroyuki Tanaka; 博之田中
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-09-01
Filing date: 1986-09-01
Publication date: 1988-03-17
Also published as: JPH044773B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は２位相同期式周波数シンセサイザの構成に関す
るもので、特（（小さな周波数可変ステップで周波数切
換えが可能であり、出力位相雑音特性が良好なシンセサ
イザを実現する技術に関する。

〔従来の技術〕

従来２位相同期式周波数シンセサイザの構成としては第
６図に示す回路形式のものが良く知られている。第６図
の周波数シンセサイザでは、基準信号発生器１の出力信
号ｆＲを固定分周器１５でＭする。両分周器出力の周波
数および位相を位相周波数検出器４で比較し、得られた
誤差信号を電圧制御発振器５の周波数制御端子へ負帰還
する。可変分周器１４の分周数Ｎを制御する事により電
圧〔発明が解決しようとする問題点〕上記従来の周波数シンセサイザでは、小さい周（ｆ□／
Ｍ）が低くなり、その周波数成分で電圧制御発振器が周
波数変調されることが起る。これを防ぐ為に２位相周波
数検出器４への入力信号の比較周波数に比して位相同期
ループのループ帯域幅をさらに小さくしなければならな
いが、その結果として電圧制御発振器の位相雑音を位相
同期ループで十分圧縮できないという欠点を有していた
。

また、従来のシンセサイザでは、電圧制御発振器の出力
信号をＮ分周後位相周波数比較しているが、これは比較
周波数（ｆＲ／Ｍ）の信号をＮ逓倍する事と等価である
。この逓倍により位相変調の指数が大きくなり、結果と
して周波数シンセサイザの出力信号位相雑音特性が劣化
するという欠点を有していた。

これらの欠点を解決する為、複数の固定周波数信号から
所望の周波数信号を直接合成する。いわゆる直接式周波
数シンセサイザと組み合わせる等種々の工夫がなされて
いるが、どれも回路形式が非常に複雑で高価であるとい
う問題がある。

本発明は、小さい周波数ステップで、出力周波数を設定
することができ、しかも出力信号の位相雑音特性が良く
、かつ回路構成も簡単な９位相同期式の周波数シンセサ
イザを提供するものである。

〔間頂点を解決するための手段〕

本発明の周波数シンセサイザは、制御電圧によって発振
周波数が制御される電圧制御発振器と：基準周波数の信
号を発生する基準信号発生器と：前記電圧制御発振器の
出力信号を前記基準信号発生器の出力信号でサンプリン
グするサンプラーと：分周比データ入力端子と分周比制
御端子とを有し該分周比データ入力端子への入力分周比
データによって定まる２値の分周比のうち、該分周比制
御端子に入力される制御信号によって切替選択される一
方の分周比で前記基準信号発生器の出力信号を分周する
切替式の主分周器と；前記基準周波数と前記電圧制御発
振器の発振周波数に応じた分周比データ信号と、切替・
ぞターンを表わす制御信号とを前記主分周器へ供給する
制御器と：前記サンプラーからのサンプリング出力信号
と前記主分周器の分周出力とを比較し２両者の誤差信号
を前記制御電圧として前記電圧制御発振器へ負帰還する
位相・周波数検出器と：を有し、前記制御器は。

前段の分周出力を分周じその出力を前段の分周比制御端
子へ供給するように多段に接続された分周比切替式の複
数の分周器と、前記基準周波数と。

前記電圧制御発振器の発振周波数に応じて前記主分周器
および前記多段に接続された複数の分周器にそれぞれの
分周比データを供給する制御回路とを有し、該多段に接
続された複数の分周器のうち初段の分周器は前記主分周
器の分周出力を分周して、その出力を該主分周器の分周
比制御端子へ制御信号として供給するようにしたことを
特徴とする。

〔実施例〕

以下２本発明の周波数シンセサイザの基本理論。

動作原理を実施例を挙げ図面を参照して詳細に説明する
。

第１図は本発明の周波数シンセサイザの構成を示すブロ
ック図である。第１図において１周波数ｆＲの基準信号
発生器１の出力信号で周波数ｆ０の電圧制御発振器５の
出力信号をサンプラー２を使用してサンプルする。サン
プラー２としては種々の形式のものが考えられるが、最
も簡単なものとしてＤ型フリップフロップが考えられる
。

サンプラーとしてＤ型フリノゾフロップを使用しｆｃ場
合り入力に電圧制御発振器の出力信号ｆ。

を、クロック入力ＣＫに基準信号発生器の出力信号へを
供給すると、Ｄ型フリップフロップの出力端子Ｑにはｆ
。＞ｆＲＯ時但し２ｍは正の整数を満足する周波数ｆ、の信号が得られる。この出力信号
ｆ、はｆ。を八でサンプリングしたものであるから、出
力信号ｆ、の周期は１／ｆＲの整数倍となる。

しかしながら、　ｆＲ／ｆ、が正の整数となるのはｆｏ
の特定の値の場合のみであり、ｆがその周波数以外では
ｆＲ／ｆ、は正の整数とはならない。従って。

サンプラー２の出力信号ｆ、の周期は、常に一定とはな
らず９時間的に変化する。

これを更に詳細に説明する。

今、前記（１）　、　（２）が成立しているとき、長時
間（これをＡサイクルとする）では、　ｆＲ／Ｖｏ−ｍ
ｆＲＩ以上で、その値て最も近い正の整数をｐとすると
。

サンプラー２の出力には、　ｐ／ｆＲの信号と（ｐ−１
）／ｆＲの信号とが現れることになる。Ａサイクル中Ｋ
ｐ／ｆＲの信号の現われるサイクル数をｉとすると。

（ｐ−１）／ｆＲの信号の現われるサイクル数ａ（Ａ−
ｉ）である。従って、Ａサイクルの周期はと表わされる。これから＋ｆｑはｆＲ／ｐとｆＲ／（ｐ
−１）との二つの周波数の信号の平均周波数として。

ｆ、＝吾　　　　　　・・・　（４）が得られる。

ここでｌ　ｆｏとｆＲが決まれば、前記ｐの定義から、
ｐが決定され、また（１）　、　（２）　、　＜４）式
からＡとｉが決定される。

また、　ｆＲ／ｐとｆＲ／（ｐ−１）の周波数の信号の
発生・やターンは９発生回数（サイクル数）の少ない方
が連続して現われることはなく２発生回数の多い方の信
号の間にとびとびに１周期分だけ現れる。

従って、その発生パターンは前記のＡとｉＫより自動的
に定まって来る。

一方、基準信号発生器１の出力信号ｆＲば２分周器３に
よって分周される。分周器３の分周比は。

制御器６によって前述の（ｐ−１）とｐの一方に切替設
定される。この切替設定は前述の発生・母ターンに従っ
て行われる。

分周器、３の出力信号とサンプラ−２の出力信号とは位
相周波数検出器４で両者の位相と周波数について比較さ
れる。なお、比較に際しては、サンプラー２の出力信号
および分周器３の出力信号に必要に応じてリタイミング
を施し、基準信号発生器１の基準信号のタイミングに両
信号の位相を正確に一致させる。

位相周波数検出器４の両人力信号の周波数ないし１位相
に誤差があれば９位相周波数検出器４の出力には誤差信
号が現われる。この誤差信号は電圧制御発振器５へ制御
電圧として負帰還され、これにより、電圧制御発振器５
の出力周波数は安定化される。また、制御器６により１
分周器３に設定する分周比や切替パターンを変更するこ
とＫよυ、電圧制御発振器５の出力周波数を変更するこ
とができる。

Ａｆ０≦（（ｍ　。＋　１　）　　２　）　Ｊ　Ｒならば
＋　ｔｏ＝（（ｍ。＋　１）　Ａ、−＝　）ｆＲ＝・（
６）である。

（５）　、　（６）式におけるＡ／（Ａｐ　−ｉ　）は
また（４）式が成立するとき（Ａｐ　−ｉ　）　＝ｆ□
であるからＡを１ずつ増減し、ｉをｐずつ増減すれば、
ｆを１ずつ増減させることができる。

以下に具体的な例を挙げる。

例１ｆＲ＝　２００ＭＨｚ　、　ｆ　＝６４８ＭＨｚ　、　
ｍ　＝　３とすると定義からｐ＝５．また（４）式から、Ａ＝旦＝６゜１＝
−並一二５となる。

従って９分周器３の分周比が制御器６によって。

このｐ　＋　Ａ＋　＋を満足するように切替設定されて
いれば、ｆ　は６４８　ＭＨｚに安定化される。

なお、ここでは、Ａとｉは最小値で示されているが、そ
れぞれの倍数に設定されても良い。例えげ、Ａ＝４８，
１＝４０と設定することができる。

例２例１の状態で＋ｆ０を６４８　ＭＨｚから６４９　ＭＨ
ｚにＩ　ＭＨｚだけ高く設定する場合には、ｐは相変ら
ず。

ｐ＝５で、（４）式からＡ＝ｆ、＝６４９−６００＝４
９゜１＝４５である。

即ち、制御器６で分周器３０分周比の切替・（ターンを
、このＡとｉで設定すれば、ｆは６４９　ＭＨｚに変化
し、その周波数に安定化される。

例３例２の状態から、更にｆ　をＩ　ＭＦ（ｚ高くして。

ｆｏ＝　６５０　ＭＨｚに変化させる場合、ｆＲ／　ｌ
　ｆｏ−ｍｆＲ１＝　２００１５０＝４であるから、ｐ
＝４であシ。

ｆＲ＝４ｆ、が常に成立する。従って、八／（ｐ−１）
の信号は現れないから＋　１　”　ＯｌでＡは任意の値
。

例えばＡ＝５０で良い。

従って２分周器３の分周比をｐ＝４に設定維持すれば、
ｆは６５０　Ｍ）Ｉｚに変更し、その周波数シて安定化
される。

ｆ　を更に６５１　ＭＦｒｚに設定するＫは、同様に。

Ａを１増加しＡ＝５１とし、ｉをｐ＝４だけ増加するこ
とによって行われる。

次に、Ａとｉで決まる切替ノＥターンをもって。

ｐと（ｐ−１）を分周器３に切替設定する制御器３につ
いて述べる。

第５図は、制御器６として考えられる一構成例でこれを
用いて切替・ンターンと切替の基本動作を説明する。

第５図を参照して、データ記憶回路１１に記憶された分
周比切シ換えパターンは、並直列変換器１２によって並
列から直列に変換され９分周器３の分周比制御端子に分
周器３の出力信号に同期して加えられる。例えば１例１
の場合に必要とされる分周器３の分周比の切り替えパタ
ーンは次のよってなる。

・・・５４４４４４５４４４４４５４４４４４・・・・
・・　　　　　・・・（７）この時、データ記憶回路１
１に１．０，０，０，０゜０という６ビツトのデータを
用意し２分周器３を。

分周比制御入力が１の時は分周比が５９分周比制御入力
が０の時は分周比が４となるように設定しておく、一方
並直列変換器１２の並列入力周期を６とすればパターン
発生器としての目的の出力波形が得られる。即ち二つの
周波数ｆ。とＪＲから算出される分周比切り替えパター
ンとその周期及び分周器３に設定する分周比をデータ記
憶回路１１にあらかじめ記憶しておけばよいことになる
。

ところで２例２の場合の分周比切シ替えパターンは次の
様になる。

・・・・・・　５４４４４４４４４４４４４５４４４４
４４４４４４４５４４４４４４４４４４４５４４４４４
４４４４４４・・・・・・・・・　　　　　　　・・・
（８）つまりデータ記憶回路１１には４９ビツトのデー
タが必要となる。同様にｆＲ＝２００ＭＩＩ（ｚの場合
において、　ｆ　　＝　６４９．９　ＭＨｚの時は４９
９ビツト。

ｆ　＝　６４９．９９　ＭＨｚの時は４９９９ビツトの
データがデータ記憶回路に必要である。このように多く
のビット数を必要とする周波数が多チャンネルにわたる
とき、データ記憶回路１１の必要記憶容量は莫大なもの
となり、この方式は現実性を持たなくなる。

この問題を解決するため９分周比切シ替え・母ターンの
データの圧縮を考える。このデータはいかなるｆＲとｆ
。の場合疋も２次の特徴を持つ。即ち。

分周比のデータ列を構成するｐ−１とｐ（例２では４と
５）のうち多数を占める方をＳ（例２では４）とすると
、Ｓではない方の分周比（Ｓ＋１又は５−１２例２では
５）が２個以上並、ぶことばない。

今、Ｓではない方の分周比がデータ中に出現する周期を
考える。（８）の場合、この周期は・・・１３　１２　
１２　１２　１３　１２　１２　１２・・・・・・　　
　　　　・・・（９）となる。さらに（８）の数列をＡ
、（９）の数列をＡ２とする。（Ａ２：　１３１２１２
１２　）　Ａ、からＡ２を得たのと同様の手段でＡ３を
得るとＡ３：４　　　　　　　　　　　　　　・・・θＯとな
る。ここでＡ、＋　Ａ２　ｒ　Ａ３をまとめてＡｎ（ｎ
＝１．２．３）とし、Ａｎの要素のうち多数を占める方
をＳｎ、Ａｎの要素数をＮｎとし、ｔｎを次式で与える
。

ｔ＝（Ｓではない方の要素）−８ｎ　　　　・・・αの
ｎ　　　　　　　　ｎこの時４例２の場合は以下の表１のようになる。

ｎ　　　Ｎｎ　　　５ｎｔｎ３　　　１　　　４　　　（０）　　　（表１）一般に
、任意の周波数へ、ｆｏが与えられた時に一義的に決ま
る分周此切り替えパターンのデータ列ヲＡ、とすると、
前述した方法でＡ、からＡ２を。

さらにＡ、・・・Ａｎを得ることができる。最後の数列
Ａｎにおいては要素はＳｎのみである。この時のｔｎを
０とする。ここで次式が成シ立つ。

（ｆ、”１ｆｏｒｎｆＲＩ　＊　ａは実数、Ｎｋ、ｓｋ
は自然数＋　ｔｋｒＩｉ−１、Ｑ　、　１　ＯＬ、、ず
れか）ある周波数ｆＲ２ｆｏが与えられた時、上記の弐
〇３γα４を用いてＳ、〜ｓｎ、　ｔ、〜ｔｎを求め、
これにより分周比切換パターンを算出することができる
。第５図ておいて、制御回路１２にこの計算機能を持た
せればデータ記憶回路１１を省略、又はその記憶容量を
極めて少なくすることができる。

しかし実際にはＳ、〜Ｓｎ、ｔ１〜ｔｎから分周比切替
パタンを算出するためには多くの演算回数が必要である
。しかも、この演算を高速で行なう必要があシ、実現性
に難点がある場合も多いと考えられる。

本発明は、この分周比切替パターンを計算することなく
、算出したＳ、〜Ｓｎｌ　ｔ、〜ｔｎを設定するだけで
直接分周器３へ目的の出力を得ることができるような制
御器を与えるものである。

第２図に、この制御器の構成を示し、第２図で用いる分
周器３，７の内部構成を第３図に示す。

第３図において、演算器１０は与えられたＸｋ。

Ｓ　　、ｔ　　より次式に従い演算出力へを算出する。

ｋｘ　　−１の時　ｙｋ＝Ｓｋ＋ｔｋうち（ｙｋ−１）サイクルで０を、残シの１サイクルで
１を出力する。この出力が１から０に変化する時、演算
器１０の出力である分周比を読み込み。

それに従って同様な分周動作を行う。このような分周器
７を第２図のように多段接続すると、制御器６としての
目的の出力が得られ、電圧制御発振器５の出力周波数ｆ
　を制御することができる。

例えば前述の例２の場合２表１のＳ、〜Ｓ３．　ｔ。

〜ｔ３に基づき第４図の構成てすればよい。

前記衣１において、Ｓ　　、ｔ　　のうチ、　ｎ　＝　
１　（７）ｎ　　　　　　ｎ値は分周器３に設定される値であり、この例の場合Ｓ、
　＝　ｐ−１＝４　　ｔ、　＝　ｐ　　（ｐ−１）＝１
　でちる。

このＳ、ｔ、は前述のようだ制御回路８で計算され２分
周器３の分周比設定端子Ｓ１．　ｔ、に設定式れる。分
周器３の分周比制御端子Ｘ１には、制御器６の初段分周
出力が入力されている。Ｘ、＝ｌである間は分周器３の
分周比はαう式から、Ｓ、＝４である。またＸ、＝Ｉで
ある間は分周比ばＳ、＋　ｔ、：４＋１＝５に切シ換る
。

このＸ、の値は初段分周器７−１の出力で定まる。

表１において、Ｓ、ｔ　　のうち、ｎ−２の値はｎ　　
　　　　　ｎ分周器７−１に設定される値である。即ち、５２＝１２
、ｔ２＝１が分周器７−１０分周比設定端子Ｓ２゜ｔ２
に制御回路８によって設定されている。この結果２分周
比制御端子ｘ２に入力する制御信号Ｘ２が。

ｘ２＝Ｏのときはαり式より１分周比はＳ２＝　１２　
。

ｘ２＝１のときは分周比はＳ２＋ｔ２＝１３である。

それ故９分周器７−１ではｒ　Ｘ２の１，０に応じて２
分周器３の出力周波数ｆ、を１／１３あるいは１／１２
に分周することてなる。この結果２分周器７−１の出力
には１３周期に１回あるいは１２周期に１回°゛１″が
出力され、残りの１２周期あるいは１１周期ばＯに保た
れる。これに従って２分周器３の分周比は１２周期ある
いは１１周期の間。

４に保たれ、１３周期に１回あるいは１２周期に１回分
周比が５に保たれる。

この分周比５が１３周期に１回現われるか。

１２周期に１回表われるかは、制御器６中の次段分周比
設定端子Ｓ３．　ｔ、に制御回路８によって設定される
。この例では、１３＝０であるので、ｔ３端子は省略さ
れている。また０５式のｙ３はｙ３＝８３＝４で一定で
あるから９分周比制御端子Ｘ３は０に保たれる。

従って９分周器７−２の分周比は４に保たれる。

従って２分周器７−２では、前段の分周器７−１の出力
周波数ｆ。を１／４に分周する。この結果。

分周器７−２の出力は、ｆｏ２を基準にして、４周期に
１回＋ｔ　Ｏｓとなシ、残シの３周期は“１″に比の変
化パターンは（９）式の数列のとおりとなる。

たれる・２ターンが１回現れた後１分周比が１２周期に
１回″５１となシ、残シの１１周期は４ｎに保たれるパ
ターンが４回現れる。以後、同様に繰返される。

こうして２分周器３０分周比切替パターンは。

式（８）で示される数列となる。即ち９分周器３に目的
とする分周比が目的とするパターンで切替設定される。

第４図では例２の場合について示したが２例１や例３あ
るいは、他のｆ　を出力する場合にも、同様の構成とし
、制御回路８に目的とする周波数ｆ０の値を入力するこ
とによって９分周器３の分周比を自動的にセントするこ
とができる。

次に例１の場合、つま’Ｉ　ｆＲ＝　２００　ＭＨｚ　
、　ｆｏ＝６４８　ＭＩ（ｚの時＋　Ｎｎ　＋　Ｓｎ　
Ｈｔｎは次の表２のようになる。

２１６０（表２）これらのノソラメータを第４図のような３段の分周器を
持つ回路で構成する場合、Ｓ、を任意の値として各分周
器を設定する方法もある一方次に示す方法も考えられる
。

表２に示したパラメータを９次のように変更する。

３１１０（表３）この時９分周器７−２の出力は常に１に保たれるので２
分周器７−１の分周数は常に１／６であシ。

分周器３の出力波形は表２によシ各分周器を設定した場
合の分周器３の出力と等しくなる。

このような方法で、設定する周波数が複数ある周波数シ
ンセサイザでは第２図におけるｎの値。

即ち分周器の段数が最も大きくなる周波数に合わせて分
周器の段数を設定すると同時に、それぞれの分周器（分
周器３及び分周器７）の中の演算器１０がサポートする
ｔの値を、１段目から（ｎ−１）段目の分周器について
は１又は−１＋ｎ段目の分周器については０（またはｔ
入力端子なし）というように、２種以下の値とすること
ができる。

（（ロ）式におけるｔの値は、−１，０，１の３種であ
る）なお、第２図における。制御器６中の分周器７（出力が
ｆ。２１　ｆＯ３・・・ｆｏｎのもの）は９分周器３（
出力がｆ。、のもの）の分周比切り替えパターン（例え
ば（７）又は（８）に示したもの）のデータ数を圧縮す
る機能があるので制御器６の構成として、複数の分周器
とデータ記憶回路、及び制御回路を用いて第２図と第５
図の中間的な構成とすることも考えられる。

第１図に戻ってｔｆＯの初期値は、電圧制御発振器５の
発振可能周波数域を適当に選ぶ事によシ固定するか、あ
るいは電圧制御発振器の周波数制御端子に位相周波数検
出器の出力信号に重畳して。

別に用意した電圧を供給するかによシ固定することがで
きる。

電圧制御発振器５の出力信号ｆ。が安定化された状態で
は２位相周波数検出器４へ供給されるサンプラー２の出
力信号および分周器３の出力信号が非常に低い周波数成
分を有しているにもかかわらず、常に両信号間に位相差
がなく位相周波数検出器４の出力検出誤差信号に低周波
成分が現われず。

出力検出誤差信号は完全て零となる。但し位相周波数検
出器の位相検出精度はサンプラー２のサンあるため、十
分な検出精度を得るにはｆ、　＞　ｆ、である必要があ
る。

出力周波数の設定は電圧制御発振器５の出力周波数ｆ。

の初期値によシｍを設定し、制御回路８によシＳ、〜Ｓ
ｎ、　ｔ、〜ｔｎを設定することによシ行う。

〔発明の効果〕

本発明の周波数シンセサイザは以上述べたような構成と
作用を有することによシ次のような効果を有する。

第１に、構成が簡単である。

第２に２本発明による周波数シンセサイザでは位相周波
数検出器への入力信号の比較周波数が相比較周波数を高
く設定できる。従って位相同期ループのループ帯域幅を
ｂを越えない範囲で広くすることが可能で結果として電
圧制御発振器の位相雑音を十分圧縮することが可能とな
る。

第３に２本発明による周波数シンセサイザはサンプラー
を使用し電圧制御発振器の出力信号周波数を低い周波数
に９分周でではなく２周波数変換によシ低い周波数に変
換しているため、従来の周波数シンセサイザのように分
周により位相雑音特性が劣化する事がなく、小さな周波
数可変ステップの周波数シンセサイザを構成しても良好
な位相雑音特性を得ることができる。

第４に目的の出力周波数ｆ。と基準周波数ｆＲを与えれ
ば簡単な整数演算によシＳ、〜Ｓｎ、　ｔ、〜ｔｎを求
めて出力周波数ｆ。を得ることが可能となり。

周波数ステップの小さい多チャンネルの周波数シンセサ
イザを実現することができるようになる。

第５に１分周器と分周比制御回路、あるいはさらにサン
グラ−と位相周波数検出器の一部までをヶ争−トアレイ
等のディジタルＬＳＩ化することだよシ、極めてコン・
ぐクトな周波数シンセサイザを実現できるという利点が
ある。

【図面の簡単な説明】

第１図は２本発明の周波数シンセサイザの概略構成を示
すブロック図、第２図は、第１図の制御器の構成を示す
図、第３図は、第２図の分周器の内部構成を示す図、第
４図は、制御器の一実施例を示すブロック図、第５図は
第１図における制御器の作用を説明するために考えられ
たー構成例のブロック図、第６図は、従来の位同期式周
波数シンセサイデの構成を示すブロック図である。１・・・基準信号発生器、２・・・サンプラー、３・・
・分周器、４・・・位相周波数検出器、５・・・電圧制
御発振器、６・・・制御器、７・・・分周器、８・・・
制御回路、９・・・可変分周器、１０・・・演算器。第１図も鴇２図第３図

Claims

【特許請求の範囲】

１、制御電圧によって発振周波数が制御される電圧制御
発振器と；基準周波数の信号を発生する基準信号発生器
と；前記電圧制御発振器の出力信号を前記基準信号発生
器の出力信号でサンプリングするサンプラーと；分周比
データ入力端子と分周比制御端子とを有し、該分周比デ
ータ入力端子への入力分周比データによって定まる２値
の分周比のうち該分周比制御端子に入力される制御信号
によって切替選択される一方の分周比で前記基準信号発
生器の出力信号を分周する切替式の主分周器と；前記基
準周波数と前記電圧制御発振器の発振周波数に応じた分
周比データ信号と切替パターンを表わす制御信号とを前
記主分周器へ供給する制御器と；前記サンプラーからの
サンプリング出力信号と前記主分周器の分周出力とを比
較し、両者の誤差信号を前記制御電圧として前記電圧制
御発振器へ負帰還する位相・周波数検出器と；を有し、
前記制御器は、前段の分周出力を分周しその出力を前段
の分周比制御端子へ供給するように多段に接続された分
周比切替式の複数の分周器と、前記基準周波数と前記電
圧制御発振器の発振周波数に応じて前記主分周器および
前記多段に接続された複数の分周器にそれぞれの分周比
データを供給する制御回路とを有し、該多段に接続され
た複数の分周器のうち初段の分周器は前記主分周器の分
周出力を分周して、その出力を該主分周器の分周比制御
端子へ制御信号として供給するようにしたことを特徴と
する周波数シンセサイザ。