JPS6361508A - デジタルアツテネ−タ付アナログ発振器 - Google Patents
デジタルアツテネ−タ付アナログ発振器Info
- Publication number
- JPS6361508A JPS6361508A JP20378686A JP20378686A JPS6361508A JP S6361508 A JPS6361508 A JP S6361508A JP 20378686 A JP20378686 A JP 20378686A JP 20378686 A JP20378686 A JP 20378686A JP S6361508 A JPS6361508 A JP S6361508A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- attenuator
- analog
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003359 percent control normalization Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は周波数と振幅が可変出来る発掘器において、
周波数確度、振幅安定層、歪率の精度等を向上させたデ
ジタルアッテータ付アナログ発振器に関する。
周波数確度、振幅安定層、歪率の精度等を向上させたデ
ジタルアッテータ付アナログ発振器に関する。
（ロ）従来の技術
従来、第５図のブロック図に示す様なデジタルアッテネ
ータ付アナログ発振器において出力したい波形のデジタ
ルデータがＤ／Ａコンバータ３によりアナログ値に変換
され、このアナログ信号は基本波の高調波成分を除いた
ＰＡＭ波（振幅変調波）に変換するディグリッジ回路を
通るとアパーチャー効果により高域の周波数依存性が低
下するが、このまま出力しでいたので出力振幅特性に周
波数依存′ｉがあった。
ータ付アナログ発振器において出力したい波形のデジタ
ルデータがＤ／Ａコンバータ３によりアナログ値に変換
され、このアナログ信号は基本波の高調波成分を除いた
ＰＡＭ波（振幅変調波）に変換するディグリッジ回路を
通るとアパーチャー効果により高域の周波数依存性が低
下するが、このまま出力しでいたので出力振幅特性に周
波数依存′ｉがあった。
前記、アパーチャー効果により高域の周波数特性が低下
し振幅周波数特性が周波数依存性を持つ。 このことは
第３図（ａ）、（ｂ）及び第４図に示すと共に、一般的
に次の様な式で表される。 ディグリッジ回路を通して
得られたＰＡＭ波９（ｔ）はｆ（ｔ）’：原信号、ｕ（
ｔ）％パルス列とすると、 ９ （ｔ） ＝ ｆ （
ｔ）−ｕ （ｔ）となりパルス列ｕ （ｔ）を級数展開
すると”−ｃｃ＋ ｎｋ７１ ｋ＝−、ωｓ ＝２１′Ｔｆｓ てはアパーチャタイム、ｆ、は標本化周波数従って ここでτを非常に小さくした場合ｑ−（ｔ）はＪｉｍ
（Ｓｉｎ ｘ ／ ｘ）＝ １ から×→ Ｏ アパーチャタイムｉｔ。とじた場合 ９（ｔ）はここで
原信号ｆ（ｔ）％正弦波とし ｆ （ｔ）＝Ａ、 Ｃ０５（Ｌｌ ｖｔと、おくとｔ。
し振幅周波数特性が周波数依存性を持つ。 このことは
第３図（ａ）、（ｂ）及び第４図に示すと共に、一般的
に次の様な式で表される。 ディグリッジ回路を通して
得られたＰＡＭ波９（ｔ）はｆ（ｔ）’：原信号、ｕ（
ｔ）％パルス列とすると、 ９ （ｔ） ＝ ｆ （
ｔ）−ｕ （ｔ）となりパルス列ｕ （ｔ）を級数展開
すると”−ｃｃ＋ ｎｋ７１ ｋ＝−、ωｓ ＝２１′Ｔｆｓ てはアパーチャタイム、ｆ、は標本化周波数従って ここでτを非常に小さくした場合ｑ−（ｔ）はＪｉｍ
（Ｓｉｎ ｘ ／ ｘ）＝ １ から×→ Ｏ アパーチャタイムｉｔ。とじた場合 ９（ｔ）はここで
原信号ｆ（ｔ）％正弦波とし ｆ （ｔ）＝Ａ、 Ｃ０５（Ｌｌ ｖｔと、おくとｔ。
Ｘ ｃｏｓ（（ｎ（Ｊｊ、＋ωｖ）（ｔ −−）
） （ここてｎ・０ の９（ｔ）が再生さ
れたアナログ信号の基本波となる この基本波の周波数特性Ｈ（ωＶ）は ＡＶ＝ １とす
ると となり、信号周波数ω９・０ と、最高周波数ω９・Ｔ
Ｔ ／ Ｔの時の振幅比はアパーチャタイムｔ。
） （ここてｎ・０ の９（ｔ）が再生さ
れたアナログ信号の基本波となる この基本波の周波数特性Ｈ（ωＶ）は ＡＶ＝ １とす
ると となり、信号周波数ω９・０ と、最高周波数ω９・Ｔ
Ｔ ／ Ｔの時の振幅比はアパーチャタイムｔ。
によつ周波数依存゛ｉ！：を示す、 例えばｔ。＝■し
た場合 （Ｈ（０
）ｔｏ、ｙ ＝ １ となり ＝０．６４ 舛４ｄｂ 低下する。
た場合 （Ｈ（０
）ｔｏ、ｙ ＝ １ となり ＝０．６４ 舛４ｄｂ 低下する。
ハ）発明が解決しようとする問題点
しかし、この様なデジタルアッテネータ付アナログ発振
器にあいでは、周波数を可変した場合にアナログ出力振
幅を一定振幅に保つことが難しく、出力振幅を一定にし
ようすると周波数や歪率の精度が悪くなる欠点があった
。
器にあいでは、周波数を可変した場合にアナログ出力振
幅を一定振幅に保つことが難しく、出力振幅を一定にし
ようすると周波数や歪率の精度が悪くなる欠点があった
。
この発明は上記した欠点を解決し、出力振幅の安定度を
良くすると共に周波数や歪率の精度を向上させることが
出来るデジタルアッテネータ付アナログ発振器を提供す
ることを目的とする。
良くすると共に周波数や歪率の精度を向上させることが
出来るデジタルアッテネータ付アナログ発振器を提供す
ることを目的とする。
二）問題を解決する為の手段
この発明の構成を第１図のブロック図で説明すると
標本化周波数による各種のデジタル信号を発生するデジ
タルパターン発生器］と、このデジタルパターン発生器
の出力振幅をデジタル値により可変するデジタルアッテ
ネータ２と、デジタルデータをアナログ値に変換するＤ
／Ａコンバータ３と、このＤ／Ａコンバータから出力さ
れたアナログ信号を基本波の高次高調波を除いたＰＡＭ
波に変換するディグリッジ回路４と、このＰＡＭ波の信
号から標本化信号を除去し原信号を取り出すローパスフ
ィルタ５とからなるデジタルアッテネータ付アナログ発
振器を構成していた。 この発明は上記構成のローパス
フィルタのアナログ信号出力が周波数を可変した場合で
も一定振幅が得られる様ローパスフィルタの出力側から
デジタルアッテネータへＡＧＣ回路でループを設はデジ
タルアッテネータからの出力振幅の制御を行うＡＧＣ回
路６によつ構成する。
タルパターン発生器］と、このデジタルパターン発生器
の出力振幅をデジタル値により可変するデジタルアッテ
ネータ２と、デジタルデータをアナログ値に変換するＤ
／Ａコンバータ３と、このＤ／Ａコンバータから出力さ
れたアナログ信号を基本波の高次高調波を除いたＰＡＭ
波に変換するディグリッジ回路４と、このＰＡＭ波の信
号から標本化信号を除去し原信号を取り出すローパスフ
ィルタ５とからなるデジタルアッテネータ付アナログ発
振器を構成していた。 この発明は上記構成のローパス
フィルタのアナログ信号出力が周波数を可変した場合で
も一定振幅が得られる様ローパスフィルタの出力側から
デジタルアッテネータへＡＧＣ回路でループを設はデジ
タルアッテネータからの出力振幅の制御を行うＡＧＣ回
路６によつ構成する。
（ホ）作用
この発明の作用を第１図のブロック図に示すデジタルア
ッテネータ付アナログ発振器において説明を行うと、標
本化周波数によりデジタルパターン発生器１から読み出
されるデジタルデータはこの出力振幅レベルをデジタル
値により可変するデジタルアッテネータ２を通りＤ／Ａ
コンバータ３によつアナログ値に変換される。
ッテネータ付アナログ発振器において説明を行うと、標
本化周波数によりデジタルパターン発生器１から読み出
されるデジタルデータはこの出力振幅レベルをデジタル
値により可変するデジタルアッテネータ２を通りＤ／Ａ
コンバータ３によつアナログ値に変換される。
このアナログ信号はディグリッジ回路４てアパーチャ効
果により基本波の高次高調波を含まない第３図（ａ）の
様なＰＡＭ波（パルス振幅変調波）に変換され、このＰ
ＡＭ波はローパスフィルタ５で標本化周波数を除去され
、基本波の原信号が出力される。 従来は第５図のブロ
ック図において、ディグリッジ回路４でアパーチャ効果
が表れ高域の振幅周波数時゛１が低下していたが、この
発明では第１図の様にローパスフィルタ５の出力側から
アナログ出力電圧が周波数特性等により変化した場合で
も出力振幅特性が規定電圧になる様にＡＧＣ制御電圧は
ディジタルで出力されデジタルアッテネータの出力振幅
Ｊａを制御する。
果により基本波の高次高調波を含まない第３図（ａ）の
様なＰＡＭ波（パルス振幅変調波）に変換され、このＰ
ＡＭ波はローパスフィルタ５で標本化周波数を除去され
、基本波の原信号が出力される。 従来は第５図のブロ
ック図において、ディグリッジ回路４でアパーチャ効果
が表れ高域の振幅周波数時゛１が低下していたが、この
発明では第１図の様にローパスフィルタ５の出力側から
アナログ出力電圧が周波数特性等により変化した場合で
も出力振幅特性が規定電圧になる様にＡＧＣ制御電圧は
ディジタルで出力されデジタルアッテネータの出力振幅
Ｊａを制御する。
（へ）実施例
この発明の実施例のひとつとして第１図のブロック図を
用いで説明する。
用いで説明する。
デジタルパターン発生器１は出力したい波形のデジタル
データが標本化周波数により出力されるものである。例
えば正弦波を出力したい場合基本波のＳｌＮＦｍ数のデ
ジタルデータを発生させ、このデジタルデータは乗算器
等により構成され、出力振幅をデジタル値により可変す
るデジタルアッテネータ２に入る。ここであうかしめ設
定されたデジタルデータの出力振幅がＤ／Ａコンバータ
３てアナログ値に変換され、このアナログ信号を基本波
の高次高調波を除いたＰＡＭ波（パルス振幅変調波）に
変換する。このＰＡＭ波はディグリッジ回路４を通って
標本化信号を取り除き基本波を取り出す。そしてローパ
スフィルタ５の出力側よりデジタルアッテネータ側へＡ
ＧＣループを設ける。 このようにすると例えば周波数
を可変させた場合ある周波数でローパスフィルタ５の出
力が設定値よつ低い場合はデジタルアッテネータの出力
が増加するようにデジタル値を変化させ、逆にローパス
フィルタ５の出力が高い場合はデジタルアッテネータの
出力が低下する様にデジタルイ直を変化をさせる。この
様に周波数を変化させた場合、設定した出力振幅を自動
的に一定に保つ事が出来るように構成する。
データが標本化周波数により出力されるものである。例
えば正弦波を出力したい場合基本波のＳｌＮＦｍ数のデ
ジタルデータを発生させ、このデジタルデータは乗算器
等により構成され、出力振幅をデジタル値により可変す
るデジタルアッテネータ２に入る。ここであうかしめ設
定されたデジタルデータの出力振幅がＤ／Ａコンバータ
３てアナログ値に変換され、このアナログ信号を基本波
の高次高調波を除いたＰＡＭ波（パルス振幅変調波）に
変換する。このＰＡＭ波はディグリッジ回路４を通って
標本化信号を取り除き基本波を取り出す。そしてローパ
スフィルタ５の出力側よりデジタルアッテネータ側へＡ
ＧＣループを設ける。 このようにすると例えば周波数
を可変させた場合ある周波数でローパスフィルタ５の出
力が設定値よつ低い場合はデジタルアッテネータの出力
が増加するようにデジタル値を変化させ、逆にローパス
フィルタ５の出力が高い場合はデジタルアッテネータの
出力が低下する様にデジタルイ直を変化をさせる。この
様に周波数を変化させた場合、設定した出力振幅を自動
的に一定に保つ事が出来るように構成する。
一方、前記ＡＧＣ回路の一英施例を第２図に示すブロッ
ク図で説明すると、 前記ＡＧＣ回路６は条件設定を行うコントローラ８と、
ローパスフィルタより出力されたアナログ信号のビーク
レヘルを保持させるピークホールド回路９と、リセット
信号を取り除いてＤＣ出力を得るサンプルホールド回路
１ｏと、アナログ信号の微小なレベル変１７１％キャッ
チする為、前記サンプルホールド回路１０のＤＣ出力と
基準電圧ＶＲＥＦとを加算して増幅する増幅回路］１と
、微小なレベル変ｆ１７］ヲ検出するウィンドコンパレ
ータ１２と、アナログ１゛言号レベルの変動があった場
合クロックを発生させる水晶発振器］４と、このクロッ
クをカウントするパルス列カウンタ１５と、このパルス
列カウンタ１５の出力と、前記増幅器の出力からレベル
変動がプラス側かマイナス側かを検出するコンパレータ
１７とからＵＰカウントか、ＤＯＷＮカウントかを決定
してデジタルで出力するアッテネータ設定用カウンタ１
８とを備えている、デジタルアッテネータ付アナログ発
振器。
ク図で説明すると、 前記ＡＧＣ回路６は条件設定を行うコントローラ８と、
ローパスフィルタより出力されたアナログ信号のビーク
レヘルを保持させるピークホールド回路９と、リセット
信号を取り除いてＤＣ出力を得るサンプルホールド回路
１ｏと、アナログ信号の微小なレベル変１７１％キャッ
チする為、前記サンプルホールド回路１０のＤＣ出力と
基準電圧ＶＲＥＦとを加算して増幅する増幅回路］１と
、微小なレベル変ｆ１７］ヲ検出するウィンドコンパレ
ータ１２と、アナログ１゛言号レベルの変動があった場
合クロックを発生させる水晶発振器］４と、このクロッ
クをカウントするパルス列カウンタ１５と、このパルス
列カウンタ１５の出力と、前記増幅器の出力からレベル
変動がプラス側かマイナス側かを検出するコンパレータ
１７とからＵＰカウントか、ＤＯＷＮカウントかを決定
してデジタルで出力するアッテネータ設定用カウンタ１
８とを備えている、デジタルアッテネータ付アナログ発
振器。
（ト）発明の効果
この発明によれば、周波数を可変した場合でもＡＧＣ回
路を有する事により一定の出力振幅が得られるので出力
振幅特性の周波数依存性が無い、また設定周波数確度に
ついではデジタルデータを読み出す標本化周波数は水晶
発振器により作られるので高い周波数安定度と精度が得
られ信頼性も高められる。更にデジタル値によりＡＧＣ
％制御しているので歪率を低く抑えることが出来、高精
度、高安定度のデジタルアッテネータ付アナログ発振器
が得られる等の優れた特徴がある。
路を有する事により一定の出力振幅が得られるので出力
振幅特性の周波数依存性が無い、また設定周波数確度に
ついではデジタルデータを読み出す標本化周波数は水晶
発振器により作られるので高い周波数安定度と精度が得
られ信頼性も高められる。更にデジタル値によりＡＧＣ
％制御しているので歪率を低く抑えることが出来、高精
度、高安定度のデジタルアッテネータ付アナログ発振器
が得られる等の優れた特徴がある。
第１図は本発明の構成を示すブロック図第２図はＡＧＣ
回路のブロック図 第３図はＲＡＭ波形 Ｍ４図は振幅周波数持重 第５図は従来の構成を示すブロック図 にデジタルパターン発生器 ２：デジタルアッテネータ ３ ： Ｄ／Ａコンバータ ４：ディグリジ回路 ５：ローパスフィルタ ６：ＡＧＣ回路 ７：アナログ信号入力 ８：コントローラ ９：ビークホールド回路 １０：サンプルホールド回路 １１：増幅器 １２：ウィンドコンパレータ １３：Ｏ８Ｃ制御回路 １４：水晶発振器 ］５：パルス列カウンタ ］６：コンパレータ １７コアツテネータ設定用カウンタ ］９：デジタル出力 第１図 第５区 第３図 ｙ４図
回路のブロック図 第３図はＲＡＭ波形 Ｍ４図は振幅周波数持重 第５図は従来の構成を示すブロック図 にデジタルパターン発生器 ２：デジタルアッテネータ ３ ： Ｄ／Ａコンバータ ４：ディグリジ回路 ５：ローパスフィルタ ６：ＡＧＣ回路 ７：アナログ信号入力 ８：コントローラ ９：ビークホールド回路 １０：サンプルホールド回路 １１：増幅器 １２：ウィンドコンパレータ １３：Ｏ８Ｃ制御回路 １４：水晶発振器 ］５：パルス列カウンタ ］６：コンパレータ １７コアツテネータ設定用カウンタ ］９：デジタル出力 第１図 第５区 第３図 ｙ４図
Claims (1)
- 【特許請求の範囲】 １ 標本化周波数により各種のデジタル信号を発生する
デジタルパターン発生器と、このデジタルパターン発生
器の出力振幅をデジタル値により可変するデジタルアッ
テネータと、デジタルデータをアナログ値に変換するＤ
／Ａコンバータと、このＤ／Ａコンバータから出力され
たアナログ信号を基本波の高次高調波を除いたＰＡＭ波
に変換するディグリッジ回路と、このＰＡＭ波の信号か
ら標本化信号を除去し原信号を取り出すローパスフィル
タとからなるデジタルアッテネータ付アナログ発振器に
おいて、前記ローパスフィルタのアナログ信号出力を入
力し周波数を可変した場合でも一定の出力振幅が得られ
る様にデジタルアッテネータからの出力振幅を制御する
デジタル値を出力する行うＡＧＣ回路を備えたことを特
徴とするデジタルアッテネータ付アナログ発振器。 ２ 前記ＡＧＣ回路は条件設定を行うコントローラと、
ローパスフィルタより出力されたアナログ信号のピーク
レベルを保持させるピークホールド回路と、リセット信
号を取り除いてＤＣ出力を得るサンプルホールド回路と
、アナログ信号の微小なレベル変動を検出する為、前記
サンプルホールド回路のＤＣ出力と基準電圧Ｖ＿Ｒ＿Ｅ
＿Ｆとを加算して増幅する増幅回路と、微小なレベル変
動を検出するウィンドコンパレータと、アナログ信号レ
ベルの変動があった場合クロックを発生させる発振器と
、このクロックをカウントするパルス列カウンタと、こ
のパルス列カウンタの出力と、前記増幅器の出力からレ
ベル変動がプラス側かマイナス側かを検出するコンパレ
ータとからＵＰカウントか、ＤＯＷＮカウントかを決定
してデジタルで出力するアッテネータ設定用カウンタと
で構成されることを特徴とする特許請求の範囲第１項記
載のデジタルアッテネータ付アナログ発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20378686A JPS6361508A (ja) | 1986-09-01 | 1986-09-01 | デジタルアツテネ−タ付アナログ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20378686A JPS6361508A (ja) | 1986-09-01 | 1986-09-01 | デジタルアツテネ−タ付アナログ発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361508A true JPS6361508A (ja) | 1988-03-17 |
| JPH0348696B2 JPH0348696B2 (ja) | 1991-07-25 |
Family
ID=16479734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20378686A Granted JPS6361508A (ja) | 1986-09-01 | 1986-09-01 | デジタルアツテネ−タ付アナログ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6361508A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282296A (ja) * | 2000-03-31 | 2001-10-12 | Asahi Kasei Microsystems Kk | デジタルアッテネータ、デジタル減衰処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56125623U (ja) * | 1980-02-23 | 1981-09-24 | ||
| JPS5856505A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 出力レベル制御方式 |
-
1986
- 1986-09-01 JP JP20378686A patent/JPS6361508A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56125623U (ja) * | 1980-02-23 | 1981-09-24 | ||
| JPS5856505A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 出力レベル制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282296A (ja) * | 2000-03-31 | 2001-10-12 | Asahi Kasei Microsystems Kk | デジタルアッテネータ、デジタル減衰処理方法 |
| JP4545272B2 (ja) * | 2000-03-31 | 2010-09-15 | 旭化成エレクトロニクス株式会社 | デジタルアッテネータ、デジタル減衰処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348696B2 (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106953600A (zh) | 一种基于dds的后置混频式数字alc控制系统装置 | |
| JP2918578B2 (ja) | デジタル復調器 | |
| US4754260A (en) | Method of and apparatus for reducing quantizing noise in analog to digital converters | |
| JPS6361508A (ja) | デジタルアツテネ−タ付アナログ発振器 | |
| US4536743A (en) | Method of converting a digital signal into an analog signal and a digital-to-analog converter therefor | |
| JPS588776B2 (ja) | 周波数弁別器 | |
| US4267515A (en) | Distortion factor meter circuit | |
| Bertran Albertí et al. | Control theory applied to the design of AGC circuits | |
| JPH0436519B2 (ja) | ||
| JPS57180229A (en) | Digital-to-analog converter | |
| Jerabek et al. | Importance of amplitude stability and spectral purity of produced signals in a quadrature oscillator | |
| SU1241145A1 (ru) | Способ формировани периодического сигнала с заданным значением коэффициента гармоник | |
| JPH02118464A (ja) | 増幅回路出力電圧設定装置 | |
| JP2888848B2 (ja) | 利得制御回路 | |
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JPS62136923A (ja) | Ａ／ｄ変換器試験装置 | |
| SU1354129A1 (ru) | Устройство дл формировани сложного гармонического сигнала с заданным коэффициентом гармоник | |
| SU1420543A1 (ru) | Формирователь сигнала с заданным значением коэффициента гармоник | |
| JPH05327374A (ja) | 伸長回路 | |
| JPS62134861A (ja) | コンパクトデイスクのジツタ測定におけるアシンメトリ補正方法 | |
| JPS61177024A (ja) | Ａ／ｄ変換回路 | |
| JPH0450512Y2 (ja) | ||
| JPH04207214A (ja) | パルス列発生装置 | |
| JPH01319309A (ja) | 振幅変調回路 | |
| SU1164669A2 (ru) | Устройство дл определени оценок частотной передаточной функции |