JPS6360365B2 - - Google Patents
Info
- Publication number
- JPS6360365B2 JPS6360365B2 JP55184087A JP18408780A JPS6360365B2 JP S6360365 B2 JPS6360365 B2 JP S6360365B2 JP 55184087 A JP55184087 A JP 55184087A JP 18408780 A JP18408780 A JP 18408780A JP S6360365 B2 JPS6360365 B2 JP S6360365B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- display element
- display
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000007599 discharging Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Description
【発明の詳細な説明】
本発明はデータ書き込み用のトランジスタが設
けられた基板を用いた表示パネルの消費電力を節
減する構成に関する。
けられた基板を用いた表示パネルの消費電力を節
減する構成に関する。
液晶（LC）やエレクトロクロミズム（EC）等
の容量性の電気特性を示す表示要素を用いた表示
装置は時計、電卓等広く実用化されている。
の容量性の電気特性を示す表示要素を用いた表示
装置は時計、電卓等広く実用化されている。
しかし所謂マルチプレツクス性が良くないた
め、例えばテレビ等の様な高密度表示を行なうた
めにはトランジスタ等のスイツチング素子を塔載
した基板を用いる方法が提案され〔Proc、IEEE
vol、59−11、1566（1971）〕、試作品も発表（日経
エレクトロニクス 1980、11、10、Ｐ、68）され
ている。
め、例えばテレビ等の様な高密度表示を行なうた
めにはトランジスタ等のスイツチング素子を塔載
した基板を用いる方法が提案され〔Proc、IEEE
vol、59−11、1566（1971）〕、試作品も発表（日経
エレクトロニクス 1980、11、10、Ｐ、68）され
ている。
表示要素として液晶を用いる場合、表示要素に
印加される電圧は直流、交流どちらでも可能であ
るが、寿命、安定性の点を考えると交流の方が格
段に優れている。しかし一般的な交流駆動の場合
には逆充電により無駄な電力を消費してしまうの
で、逆充電を防止する駆動法も本発明者により特
願昭54−167537として提案されているが表示パネ
ルの構成によつては逆に消費電力が増加してしま
う場合もある。
印加される電圧は直流、交流どちらでも可能であ
るが、寿命、安定性の点を考えると交流の方が格
段に優れている。しかし一般的な交流駆動の場合
には逆充電により無駄な電力を消費してしまうの
で、逆充電を防止する駆動法も本発明者により特
願昭54−167537として提案されているが表示パネ
ルの構成によつては逆に消費電力が増加してしま
う場合もある。
本発明は従来のデータ用トランジスタの他に放
電用トランジスタを各表示要素に接続することに
より効果的に消費電力を低減するものである。
電用トランジスタを各表示要素に接続することに
より効果的に消費電力を低減するものである。
更に、本発明では放電用トランジスタの制御は
隣接した他のゲート線を利用しているので、従来
例と比較しても配線を増す事なく良好な効果を生
じ得る。
隣接した他のゲート線を利用しているので、従来
例と比較しても配線を増す事なく良好な効果を生
じ得る。
本発明の説明に先立つてトランジスタ塔載基板
を用いた表示パネルを簡単に説明する。第１図は
駆動回路を含む全体のブロツク図である。１は表
示部（パネル）であり複数のソース線｛Ｓ｝及び
複数のゲート線｛Ｇ｝がマトリツクス状に配線さ
れている。
を用いた表示パネルを簡単に説明する。第１図は
駆動回路を含む全体のブロツク図である。１は表
示部（パネル）であり複数のソース線｛Ｓ｝及び
複数のゲート線｛Ｇ｝がマトリツクス状に配線さ
れている。
第２図はマトリツクスの交点部に対応する単位
要素の等価回路図である。Sj，Sj+1はソース線、
Gi-1，Giはゲート線であり、データ（入出力）用
トランジスタ１１のゲート１６はゲート線Giに、
ソース１４はソース線Sjに、ドレイン１５は表示
要素Zijの一方の端の電極１２に接続されている。
表示要素Zijは電極１２と共通電極Ｅとの間に配
置され、データ蓄積用の付加容量１０が表示要素
Zijに並列に配置されている。
要素の等価回路図である。Sj，Sj+1はソース線、
Gi-1，Giはゲート線であり、データ（入出力）用
トランジスタ１１のゲート１６はゲート線Giに、
ソース１４はソース線Sjに、ドレイン１５は表示
要素Zijの一方の端の電極１２に接続されている。
表示要素Zijは電極１２と共通電極Ｅとの間に配
置され、データ蓄積用の付加容量１０が表示要素
Zijに並列に配置されている。
第１図に戻つて、２はソース線ドライバであ
り、例えば第３図、第４図のφ（Sj），φ′（Sj）
φ″（Sj），φ（Sj）の如きデータ信号が各ソース
線に供給する。
り、例えば第３図、第４図のφ（Sj），φ′（Sj）
φ″（Sj），φ（Sj）の如きデータ信号が各ソース
線に供給する。
５は表示パネルに表示すべき情報を処理し、ソ
ース線ドライバに供給する回路であり、表示情報
が営業テレビジヨン信号ならチユーナー、アンプ
に相当し、計算器ならメモリ、アンプ等に相当す
る。３はゲート線ドライバであり、第３図、第４
図のφ（G1）〜φ（Go）の様な時分割信号を各ゲ
ート線に供給給する。４は基準信号発生回路であ
る。
ース線ドライバに供給する回路であり、表示情報
が営業テレビジヨン信号ならチユーナー、アンプ
に相当し、計算器ならメモリ、アンプ等に相当す
る。３はゲート線ドライバであり、第３図、第４
図のφ（G1）〜φ（Go）の様な時分割信号を各ゲ
ート線に供給給する。４は基準信号発生回路であ
る。
以上のような構成の表示パネルの表示要素を交
流的に駆動する従来の方法を第３図、第４図によ
り説明する。
流的に駆動する従来の方法を第３図、第４図によ
り説明する。
第３図ａは共通電極Ｅを一定電位φ′(E)とし、ソ
ース線SjにはフイールドＴ，毎にφ′(E)を基準に
反転した信号φ″（Sj）を印加する方法である。表
示要素Zijに加わる電圧φ（Zij）はφ（Gi）が選択
された時のφ゜（Sj）をサンプリングし、次の選択
時に書き換える迄はホールドされた信号となる。
ここで信号が書き換わる時５０，５１に注目す
る。
ース線SjにはフイールドＴ，毎にφ′(E)を基準に
反転した信号φ″（Sj）を印加する方法である。表
示要素Zijに加わる電圧φ（Zij）はφ（Gi）が選択
された時のφ゜（Sj）をサンプリングし、次の選択
時に書き換える迄はホールドされた信号となる。
ここで信号が書き換わる時５０，５１に注目す
る。
この時には表示要素に蓄積された電荷と逆方向
の信号が印加され、逆充電しなくてはならないの
で無駄な電力が消費される。これを改善する一つ
の方法は前に本発明者が出願した特願昭54−
167537に示したと同じく、第３図ｂの方法であ
る。これは各サンプリング期間の前半に共通電極
電位φ′(E)と一致する時間を設ける事により、
φ′（Zij）の５２，５３の部分で自然放電させて逆
充電を防止する方法である。
の信号が印加され、逆充電しなくてはならないの
で無駄な電力が消費される。これを改善する一つ
の方法は前に本発明者が出願した特願昭54−
167537に示したと同じく、第３図ｂの方法であ
る。これは各サンプリング期間の前半に共通電極
電位φ′(E)と一致する時間を設ける事により、
φ′（Zij）の５２，５３の部分で自然放電させて逆
充電を防止する方法である。
第３図のｂとａを比べると表示要素（及び付加
容量）の充放電による消費電力はｂはａの約半分
となる。
容量）の充放電による消費電力はｂはａの約半分
となる。
第４図は、第３図で固定であつた共通電極電位
φ(E)をフイールドＴ，Ｔ毎にソース信号φ（Sj）
と同期させて反転する事により電位幅に節減する
方法で本発明者の特願昭54−160623に示してある
方法ある。第３図の半分の電位幅で同様の電圧波
形φ（Zij），φ′（Zij）を表示要素に印加する事が出
来る。
φ(E)をフイールドＴ，Ｔ毎にソース信号φ（Sj）
と同期させて反転する事により電位幅に節減する
方法で本発明者の特願昭54−160623に示してある
方法ある。第３図の半分の電位幅で同様の電圧波
形φ（Zij），φ′（Zij）を表示要素に印加する事が出
来る。
以上の如く従来方法でも交流駆動が可能であ
り、第３図ｂ、第４図ｄの方法を用いれば表示要
素の消費電力も半減される。しかし、表示パネル
の電力消費は表示要素だけではなく配線容量の充
放電も行なわれる。
り、第３図ｂ、第４図ｄの方法を用いれば表示要
素の消費電力も半減される。しかし、表示パネル
の電力消費は表示要素だけではなく配線容量の充
放電も行なわれる。
表示要素損失と、配線容量損失の大小関係は、
付加容量の大きさ、表示要素の面積、抵抗、配線
幅、基板の導電率等に依存する。テレビ表示の場
合、液晶の動的散乱モードを用い十分に大きな付
加容量を付けた場合には表示要素（付加容量も含
む）損失の方が大きいが、ツイステツドネマチツ
クモードやゲストホストモード等の電界効果モー
ドを用いた場合には配線容量損失の方が大きい。
付加容量の大きさ、表示要素の面積、抵抗、配線
幅、基板の導電率等に依存する。テレビ表示の場
合、液晶の動的散乱モードを用い十分に大きな付
加容量を付けた場合には表示要素（付加容量も含
む）損失の方が大きいが、ツイステツドネマチツ
クモードやゲストホストモード等の電界効果モー
ドを用いた場合には配線容量損失の方が大きい。
配線容量が無視出来ない場合では第３図ｂ第４
図ｄはかえつて不利である。即ち表示信号φ（Sj）
の周波数は比較的低いのに対しφ′（Sj），φ
（Sj）は高周波数成分が多く配線容量損失が多く
なるからである。
図ｄはかえつて不利である。即ち表示信号φ（Sj）
の周波数は比較的低いのに対しφ′（Sj），φ
（Sj）は高周波数成分が多く配線容量損失が多く
なるからである。
本発明は以上のような従来例の欠点を改善する
方法に関し、配線容量損失は第３図ａ、第４図ｃ
と同等でありながら表示容量損失は第３図ｂ、第
４図ｄと同等で全体的には最も低い損失を実現す
るものである。以下、本発明を実施例に基づいて
説明する。
方法に関し、配線容量損失は第３図ａ、第４図ｃ
と同等でありながら表示容量損失は第３図ｂ、第
４図ｄと同等で全体的には最も低い損失を実現す
るものである。以下、本発明を実施例に基づいて
説明する。
第５図は本発明の実施例に於ける単位要素の等
価回路である。第２図の従来例と比較すると放電
用トランジスタ１７に特徴がある。データ用トラ
ンジスタがｉ番目のゲート線で制御されるのに対
し、放電用トランジスタは一つ手前（ｉ−１番
目）のゲート線で制御されている。
価回路である。第２図の従来例と比較すると放電
用トランジスタ１７に特徴がある。データ用トラ
ンジスタがｉ番目のゲート線で制御されるのに対
し、放電用トランジスタは一つ手前（ｉ−１番
目）のゲート線で制御されている。
放電用トランジスタの一方の端（ドレイン）１
９は表示要素Zij及び付加容量１０の一方の端及
びデータ用トランジスタのドレイン１５に接続さ
れ、もう一方の端（ソース）２０は表示要素Zij
及び付加容量１０の他の一端である共通電極Ｅに
接続されている。
９は表示要素Zij及び付加容量１０の一方の端及
びデータ用トランジスタのドレイン１５に接続さ
れ、もう一方の端（ソース）２０は表示要素Zij
及び付加容量１０の他の一端である共通電極Ｅに
接続されている。
第６図を用いて本実施例の駆動方法を説明す
る。ゲート信号φ（G1）〜φ（Go）は第３図、第
４図と同様時分割された選択信号である。
る。ゲート信号φ（G1）〜φ（Go）は第３図、第
４図と同様時分割された選択信号である。
ソース信号φ″（Sj）も第３図ａのソース信号と
同じである。しかし、本実施例はｉ−１番目のゲ
ート線で放電用トランジスタが駆動されるために
ｉ番目のゲート線が選択される１つ前のタイミン
グであるｉ−１番目のゲート線が選択された期間
に表示要素Zijの容量及び付加容量１０の両端が
短絡されて電荷が放電し、表示要素Zijに印加さ
れる電圧はφ*（Zij）となる。
同じである。しかし、本実施例はｉ−１番目のゲ
ート線で放電用トランジスタが駆動されるために
ｉ番目のゲート線が選択される１つ前のタイミン
グであるｉ−１番目のゲート線が選択された期間
に表示要素Zijの容量及び付加容量１０の両端が
短絡されて電荷が放電し、表示要素Zijに印加さ
れる電圧はφ*（Zij）となる。
この様に本実施例ではソース信号φ″（Sj）は低
周波成分が多いにもかかわらず表示要素での充電
は５４，５５の期間で生じない。
周波成分が多いにもかかわらず表示要素での充電
は５４，５５の期間で生じない。
第７図は第４図の従来例と同様、フイールド
Ｔ，とソース信号φ（Sj）と共通信号φ(E)の極
性を反転して電圧幅を低減した場合である。この
場合も第６図と同様ソース信号の周波数を上げる
事なく、逆充電を阻止できる。
Ｔ，とソース信号φ（Sj）と共通信号φ(E)の極
性を反転して電圧幅を低減した場合である。この
場合も第６図と同様ソース信号の周波数を上げる
事なく、逆充電を阻止できる。
以上の実施例より明らかな如く、本発明では各
表示要素毎に放電用トランジスタを設けた事に特
徴がある。その結果各要素毎での放電が可能とな
り、ソース線に付随する配線容量を放電する必要
がなくなり、全体損失を低減する事が可能となつ
た、表示パネルは面積的余裕がありトランジスタ
１個の付加は問題がない。
表示要素毎に放電用トランジスタを設けた事に特
徴がある。その結果各要素毎での放電が可能とな
り、ソース線に付随する配線容量を放電する必要
がなくなり、全体損失を低減する事が可能となつ
た、表示パネルは面積的余裕がありトランジスタ
１個の付加は問題がない。
本実施例の他の特徴は表示要素Zij用の放電用
トランジスタの制御を一本手前のゲート線Gi-1で
行つている点にある。
トランジスタの制御を一本手前のゲート線Gi-1で
行つている点にある。
このゲート線は勿論表示要素Zi-1、ｊに接続し
たデータ用トランジスタのゲートにも接続されて
おり、放電用トランジスタ用の新たな配線は設け
ていない。しかしゲート線G1〜Goには時分割信
号φ（G1）〜φ（Go）が印加されている事から表
示要素Zi、ｊ用の放電用トランジスタを一本手前
のゲート線Gi-1で制御する事はデータ書込みの直
前のタイミングで放電を行う事が出来、本実施例
の構成は配線を増す事なく最も効果的に放電を行
い得るものと言える。
たデータ用トランジスタのゲートにも接続されて
おり、放電用トランジスタ用の新たな配線は設け
ていない。しかしゲート線G1〜Goには時分割信
号φ（G1）〜φ（Go）が印加されている事から表
示要素Zi、ｊ用の放電用トランジスタを一本手前
のゲート線Gi-1で制御する事はデータ書込みの直
前のタイミングで放電を行う事が出来、本実施例
の構成は配線を増す事なく最も効果的に放電を行
い得るものと言える。
放電用トランジスタを他のゲート線で制御して
もよいが、本実施例の如くデータ書き込み直前で
の放電は不可能である。又独立に配線を設けても
よいが構成や配線損失がやや面倒になる。
もよいが、本実施例の如くデータ書き込み直前で
の放電は不可能である。又独立に配線を設けても
よいが構成や配線損失がやや面倒になる。
第５図の実施例では放電用トランジスタの一方
の端（ドレイン）２０を表示要素の一方の端であ
る共通電極Ｅに接続したが、共通電極Ｅとほぼ同
電位となる部分があればそこに接続しても第５図
の実施例と同等の効果が得られる。特に表示要素
として液晶、EC等を用いた場合にはトランジス
タが設けられている基板と共通電極Ｅが設けられ
ている基板は液晶層を挾んで分離されている場合
が多く、放電用トランジスタを共通電極Ｅと接続
させるためには独立の配線を必要とする事があ
る。このような場合には独立の配線を用いてもよ
いが他の配線でも共通電極電位とほぼ等しい電位
の配線で代用すると構成が簡略化される。
の端（ドレイン）２０を表示要素の一方の端であ
る共通電極Ｅに接続したが、共通電極Ｅとほぼ同
電位となる部分があればそこに接続しても第５図
の実施例と同等の効果が得られる。特に表示要素
として液晶、EC等を用いた場合にはトランジス
タが設けられている基板と共通電極Ｅが設けられ
ている基板は液晶層を挾んで分離されている場合
が多く、放電用トランジスタを共通電極Ｅと接続
させるためには独立の配線を必要とする事があ
る。このような場合には独立の配線を用いてもよ
いが他の配線でも共通電極電位とほぼ等しい電位
の配線で代用すると構成が簡略化される。
第８図はその一例であり、放電用トランジスタ
１７のドレイン２０と付加容量１０の一端９は他
のゲート線Gi-2に接続されている。
１７のドレイン２０と付加容量１０の一端９は他
のゲート線Gi-2に接続されている。
第６図の駆動波形でゲート信号φ（G1）〜φ
（Go）の非選択電位と共通信号電位φ(E)を一致さ
せておけばほとんどの期間で両信号は一致し、実
効的には第５図と同等の駆動が可能である。本実
施例ではゲート線Gi-2に接続したがゲート線Gi＋
Gi-1以外のゲート線ならどれにつないでも同等の
効果が得られる。
（Go）の非選択電位と共通信号電位φ(E)を一致さ
せておけばほとんどの期間で両信号は一致し、実
効的には第５図と同等の駆動が可能である。本実
施例ではゲート線Gi-2に接続したがゲート線Gi＋
Gi-1以外のゲート線ならどれにつないでも同等の
効果が得られる。
以上の実施例から明らかな如く、本発明は簡略
な構成で、表示パネルの消費電力の低減可能な方
法を提供する。
な構成で、表示パネルの消費電力の低減可能な方
法を提供する。
本発明は液晶、EC等容量性負荷の表示要素を
用いた場合に特に有効である。本発明の低消費電
力性は腕時計等の携帯用機器にとつて特に有効で
ある。
用いた場合に特に有効である。本発明の低消費電
力性は腕時計等の携帯用機器にとつて特に有効で
ある。
第１図は駆動回路を含む表示パネルのブロツク
図、第２図は従来例の表示パネルに於ける単位要
素の等価回路図、第３図、４図は従来例の駆動波
形図、第５図は本発明の一実施例の表示パネルに
於ける単位要素の等価回路図、第６図、７図は本
発明の駆動波形図、第８図は本発明の他の実施例
の表示パネルに於ける単位要素の等価回路図。 S1〜Sj，Sj+1〜Sn……ソース線、G1〜Gi-1，
Gi，〜Go……ゲート線、Zij……表示要素、Ｅ…
…共通電極、１０……付加容量、１１……データ
用トランジスタ、１２……表示要素の一方の入力
端、１４……データ用トランジスタのソース、１
５……データ用トランジスタのドレイン、１６…
…データ用トランジスタのゲート、１７……放電
用トランジスタ、１８……放電用トランジスタの
ゲート、１９……放電用トランジスタのソース、
２０……放電用トランジスタのドレイン。
図、第２図は従来例の表示パネルに於ける単位要
素の等価回路図、第３図、４図は従来例の駆動波
形図、第５図は本発明の一実施例の表示パネルに
於ける単位要素の等価回路図、第６図、７図は本
発明の駆動波形図、第８図は本発明の他の実施例
の表示パネルに於ける単位要素の等価回路図。 S1〜Sj，Sj+1〜Sn……ソース線、G1〜Gi-1，
Gi，〜Go……ゲート線、Zij……表示要素、Ｅ…
…共通電極、１０……付加容量、１１……データ
用トランジスタ、１２……表示要素の一方の入力
端、１４……データ用トランジスタのソース、１
５……データ用トランジスタのドレイン、１６…
…データ用トランジスタのゲート、１７……放電
用トランジスタ、１８……放電用トランジスタの
ゲート、１９……放電用トランジスタのソース、
２０……放電用トランジスタのドレイン。
Claims (1)
- １ 基板にスイツチング素子を積層し、該スイツ
チング素子の開閉を制御する第１番から第ｉ番を
経て第ｎ番に及ぶゲート線とデータ信号を供給す
る第１番から第ｊ番を経て第ｍ番に及ぶソース線
との交点に対応して配置する表示要素を、前記ス
イツチング素子を開閉して駆動する表示パネルに
おいて、前記スイツチング素子はトランジスタか
らなり、第ｉ番のゲート線と第ｊ番のソース線と
の交点に対応して配置する表示要素Zijには第１
のトランジスタと第２のトランジスタとが接続さ
れ、該第２のトランジスタのゲートは第ｉ番のゲ
ート線にソースは第ｊ番のソース線にドレインは
表示要素Zijにそれぞれ接続され、該第１のトラ
ンジスタのゲートは第ｉ−１番のゲート線にドレ
インは前記第１のトランジスタのドレインにソー
スは共通電極もしくは該共通電極とほぼ等しい電
位の配線にそれぞれ接続され、前記第１のトラン
ジスタは前記第２のトランジスタが駆動される前
のタイミングで駆動されることを特徴とする表示
パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55184087A JPS57109994A (en) | 1980-12-26 | 1980-12-26 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55184087A JPS57109994A (en) | 1980-12-26 | 1980-12-26 | Display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57109994A JPS57109994A (en) | 1982-07-08 |
| JPS6360365B2 true JPS6360365B2 (ja) | 1988-11-24 |
Family
ID=16147165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55184087A Granted JPS57109994A (en) | 1980-12-26 | 1980-12-26 | Display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57109994A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059389A (ja) * | 1983-09-12 | 1985-04-05 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| JPS61121034A (ja) * | 1984-11-16 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| JPS61122685A (ja) * | 1984-11-20 | 1986-06-10 | 松下電器産業株式会社 | 薄膜トランジスタアレイ |
| JPS61212883A (ja) * | 1985-03-18 | 1986-09-20 | 株式会社日立製作所 | アクテイブマトリクス液晶表示装置 |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2641340B2 (ja) * | 1991-06-13 | 1997-08-13 | スタンレー電気株式会社 | アクティブマトリクス液晶表示装置 |
| JP4831889B2 (ja) * | 2000-06-22 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4494072B2 (ja) * | 2004-04-08 | 2010-06-30 | シャープ株式会社 | 表示装置 |
| JP5781299B2 (ja) * | 2010-12-20 | 2015-09-16 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
-
1980
- 1980-12-26 JP JP55184087A patent/JPS57109994A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57109994A (en) | 1982-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798746A (en) | Liquid crystal display device | |
| US6201522B1 (en) | Power-saving circuit and method for driving liquid crystal display | |
| US9153189B2 (en) | Liquid crystal display apparatus | |
| JP4126613B2 (ja) | 液晶表示装置のゲート駆動装置及び方法 | |
| JP3734537B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| US7595783B2 (en) | Shift register | |
| KR0154832B1 (ko) | 액정 표시 장치 | |
| KR100215688B1 (ko) | 액정디스플레이 장치를 구동 하는 구동회로 | |
| JPH0887897A (ja) | シフト・レジスタおよびスキャン・レジスタ | |
| WO2015096206A1 (zh) | 一种阵列基板驱动电路、阵列基板及相应的液晶显示器 | |
| US20030058207A1 (en) | Image display device and display driving method | |
| US10134350B2 (en) | Shift register unit, method for driving same, gate driving circuit and display apparatus | |
| JPS6360365B2 (ja) | ||
| JP2000147456A (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
| JP2007094262A (ja) | 電気光学装置及び電子機器 | |
| US20120026148A1 (en) | Active matrix type display device and electronic device using the same | |
| JP5122748B2 (ja) | 液晶表示装置 | |
| JPH11101967A (ja) | 液晶表示装置 | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| US20080074168A1 (en) | Driving circuit with output control circuit and liquid crystal display using same | |
| JPH09258170A (ja) | 表示装置 | |
| JPH10161084A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2002207441A (ja) | 平面表示装置 | |
| JPH10123483A (ja) | 液晶表示装置およびその駆動方法 |