JPS6359284B2 - - Google Patents
Info
- Publication number
- JPS6359284B2 JPS6359284B2 JP54016002A JP1600279A JPS6359284B2 JP S6359284 B2 JPS6359284 B2 JP S6359284B2 JP 54016002 A JP54016002 A JP 54016002A JP 1600279 A JP1600279 A JP 1600279A JP S6359284 B2 JPS6359284 B2 JP S6359284B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- cathode
- thyristor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタに関する。
周知のとおりサイリスタはゲート、カソードお
よびアノードを備えた３端子素子であり、ゲート
に所定のゲート電圧が一度印加されるとカソード
およびアノード間は導通しその後ゲート電圧が印
加されなくともその導通状態を保持するものであ
る。一方、その導通状態において一度カソードお
よびアノード間が断となると再び所定のゲート電
圧がゲートに印加されない限りその断状態を保持
するものである。上述の動作機能はサイリスタ固
有の特徴的なものであり、これを利用した回路装
置は非常に多い。ところがある種の回路装置では
この特徴的な動作機能そのままでは不便となる場
合がある。例えばサイリスタによつてオンオフ制
御される負荷を含んでなる回路装置であつて、そ
の負荷自身が回路電流を瞬時的にしや断し易い性
格のものである場合である。この様な場合、その
負荷に対して本来はサイリスタにより連続的に回
路電流を導通すべきところ、負荷における瞬時的
なしや断により以後サイリスタは非導通となり、
最早回路電流を通電し続けることが不能になつて
しまう。この種の回路装置に使用するサイリスタ
としては、１回のゲート電圧の印加で導通となる
動作機能はそのまま発揮させることとして、一
方、負荷における瞬時的な回路電流のしや断に対
してはこれに即座に追従することなく所定時間内
であればサイリスタそのものを導通条件下に置く
ことができ、従つて負荷自身が導通状態を回復す
ればサイリスタも即座に回路電流を通電させるこ
とのできる動作機能を満足することが要求され
る。この種の要求は既にいずれかの分野において
生じており且つその要求を実現するための付加回
路も実現されていると思われる。然しそれはデイ
スクリートなサイリスタ素子を使用した回路装置
を前提とするものであり、集積回路の一部として
形成されたサイリスタを使用した回路装置に関し
ては未だ提案されていない。前述の要求を満たす
サイリスタがデイスクリートな部品であるかある
いは集積回路において形成されたものであるか
は、前記の要求を満たす上で実現手段が全く異な
つてくる筈である。
よびアノードを備えた３端子素子であり、ゲート
に所定のゲート電圧が一度印加されるとカソード
およびアノード間は導通しその後ゲート電圧が印
加されなくともその導通状態を保持するものであ
る。一方、その導通状態において一度カソードお
よびアノード間が断となると再び所定のゲート電
圧がゲートに印加されない限りその断状態を保持
するものである。上述の動作機能はサイリスタ固
有の特徴的なものであり、これを利用した回路装
置は非常に多い。ところがある種の回路装置では
この特徴的な動作機能そのままでは不便となる場
合がある。例えばサイリスタによつてオンオフ制
御される負荷を含んでなる回路装置であつて、そ
の負荷自身が回路電流を瞬時的にしや断し易い性
格のものである場合である。この様な場合、その
負荷に対して本来はサイリスタにより連続的に回
路電流を導通すべきところ、負荷における瞬時的
なしや断により以後サイリスタは非導通となり、
最早回路電流を通電し続けることが不能になつて
しまう。この種の回路装置に使用するサイリスタ
としては、１回のゲート電圧の印加で導通となる
動作機能はそのまま発揮させることとして、一
方、負荷における瞬時的な回路電流のしや断に対
してはこれに即座に追従することなく所定時間内
であればサイリスタそのものを導通条件下に置く
ことができ、従つて負荷自身が導通状態を回復す
ればサイリスタも即座に回路電流を通電させるこ
とのできる動作機能を満足することが要求され
る。この種の要求は既にいずれかの分野において
生じており且つその要求を実現するための付加回
路も実現されていると思われる。然しそれはデイ
スクリートなサイリスタ素子を使用した回路装置
を前提とするものであり、集積回路の一部として
形成されたサイリスタを使用した回路装置に関し
ては未だ提案されていない。前述の要求を満たす
サイリスタがデイスクリートな部品であるかある
いは集積回路において形成されたものであるか
は、前記の要求を満たす上で実現手段が全く異な
つてくる筈である。
従つて本発明の目的は、集積回路において形成
されたサイリスタに対しさらに前記の要求を実現
させるのに好適なサイリスタを提案することであ
る。
されたサイリスタに対しさらに前記の要求を実現
させるのに好適なサイリスタを提案することであ
る。
上記目的に従い本発明はアノード、カソードお
よびゲートを備えたサイリスタにおいて、ベース
端子、前記ゲートに接続する第１端子および前記
アノードに接続する第２端子を有する第１トラン
ジスタと、前記第１トランジスタの前記ベース端
子に接続する第１端子、抵抗を通して前記カソー
ドに接続する第２端子および前記ゲートに接続す
るベース端子を有する第２トランジスタと、前記
第２トランジスタの前記第１端子に接続する第１
端子、前記カソードに接続する第２端子および前
記第２トランジスタの前記第２端子に接続するベ
ース端子を有する第３トランジスタと、前記ゲー
トおよび前記カソード間に接続されるコンデンサ
とから構成することを特徴とするものである。
よびゲートを備えたサイリスタにおいて、ベース
端子、前記ゲートに接続する第１端子および前記
アノードに接続する第２端子を有する第１トラン
ジスタと、前記第１トランジスタの前記ベース端
子に接続する第１端子、抵抗を通して前記カソー
ドに接続する第２端子および前記ゲートに接続す
るベース端子を有する第２トランジスタと、前記
第２トランジスタの前記第１端子に接続する第１
端子、前記カソードに接続する第２端子および前
記第２トランジスタの前記第２端子に接続するベ
ース端子を有する第３トランジスタと、前記ゲー
トおよび前記カソード間に接続されるコンデンサ
とから構成することを特徴とするものである。
以下図面に従つて本発明を説明する。
第１図は一般的なサイリスタの構成を示す回路
図である。本図において、記号Ａ，ＫおよびＧは
それぞれサイリスタのアノード、カソードおよび
ゲートを示す。このサイリスタは第１トランジス
タ１１と第２トランジスタ１２とからなり、第１
トランジスタ１１の第２端子はアノードＡに、第
２トランジスタ１２の第２端子はカソードＫにそ
れぞれ接続し、第１トランジスタ１１の第１端子
と第２トランジスタ１２のベース端子とがゲート
Ｇに共通接続する。さらに第１トランジスタ１１
のベース端子と第２トランジスタ１２の第１端子
とが共通接続する。ゲートＧに所定のゲート電圧
が印加されると第２トランジスタ１２がオンとな
りこれに伴つて第１トランジスタ１１もオンとな
つて、アノードＡおよびカソードＫ間は導通す
る。以後、ゲート電圧の印加なしにその導通状態
を保持する。然し、アノードＡおよびカソードＫ
間の電流が断となると、両トランジスタ１１およ
び１２は共にオフとなり、再びゲート電圧が印加
されない限り導通状態へは復帰しない。この場
合、アノードＡおよびカソードＫ間の電流が瞬時
といえども断となればその導通状態は解除される
ので、既に述べたとおり、ある種の負荷にとつて
不便である。
図である。本図において、記号Ａ，ＫおよびＧは
それぞれサイリスタのアノード、カソードおよび
ゲートを示す。このサイリスタは第１トランジス
タ１１と第２トランジスタ１２とからなり、第１
トランジスタ１１の第２端子はアノードＡに、第
２トランジスタ１２の第２端子はカソードＫにそ
れぞれ接続し、第１トランジスタ１１の第１端子
と第２トランジスタ１２のベース端子とがゲート
Ｇに共通接続する。さらに第１トランジスタ１１
のベース端子と第２トランジスタ１２の第１端子
とが共通接続する。ゲートＧに所定のゲート電圧
が印加されると第２トランジスタ１２がオンとな
りこれに伴つて第１トランジスタ１１もオンとな
つて、アノードＡおよびカソードＫ間は導通す
る。以後、ゲート電圧の印加なしにその導通状態
を保持する。然し、アノードＡおよびカソードＫ
間の電流が断となると、両トランジスタ１１およ
び１２は共にオフとなり、再びゲート電圧が印加
されない限り導通状態へは復帰しない。この場
合、アノードＡおよびカソードＫ間の電流が瞬時
といえども断となればその導通状態は解除される
ので、既に述べたとおり、ある種の負荷にとつて
不便である。
そこで本発明は、アノードＡおよびカソードＫ
間の電流が瞬時的に断となつても所定時間内に回
復すれば、ゲート電圧の印加なしに導通状態を維
持し続けることのできるサイリスタ、特に半導体
集積回路で実現して好適なサイリスタを提案す
る。第２図は、本発明に基づくサイリスタの構成
を示す回路図である。本図において第１図と同一
の構成要素に対しては同一の参照番号または記号
を付して示す。従つて、コンデンサ２１、抵抗２
２および第３トランジスタ２３が新たに付加され
た素子である。動作は次のとおりである。先ずゲ
ート電圧がゲートＧに印加されたとき、第１図の
場合と全く同一条件の下に第１および第２トラン
ジスタ１１および１２はオンとなりサイリスタは
本来の動作機能どおりに導通となる。なぜなら、
このときのサイリスタのゲート電圧をVG1、第２
トランジスタ１２のベース−エミツタ電圧をVBE2
そのエミツタ電流をIE2、抵抗２２の抵抗値をＲ
とすると VG1＝VBE2＋Ｒ・IE2 (1) が成立する。ところがこのときのエミツタ電流
IE2は非常に小さいため、 VBE2≫Ｒ・IE2 (2) となる。このため、上記(1)式は VG1≒VBE2 (3) となり、通常のサイリスタにおけるゲート電圧と
全く同一の条件で導通となる。
間の電流が瞬時的に断となつても所定時間内に回
復すれば、ゲート電圧の印加なしに導通状態を維
持し続けることのできるサイリスタ、特に半導体
集積回路で実現して好適なサイリスタを提案す
る。第２図は、本発明に基づくサイリスタの構成
を示す回路図である。本図において第１図と同一
の構成要素に対しては同一の参照番号または記号
を付して示す。従つて、コンデンサ２１、抵抗２
２および第３トランジスタ２３が新たに付加され
た素子である。動作は次のとおりである。先ずゲ
ート電圧がゲートＧに印加されたとき、第１図の
場合と全く同一条件の下に第１および第２トラン
ジスタ１１および１２はオンとなりサイリスタは
本来の動作機能どおりに導通となる。なぜなら、
このときのサイリスタのゲート電圧をVG1、第２
トランジスタ１２のベース−エミツタ電圧をVBE2
そのエミツタ電流をIE2、抵抗２２の抵抗値をＲ
とすると VG1＝VBE2＋Ｒ・IE2 (1) が成立する。ところがこのときのエミツタ電流
IE2は非常に小さいため、 VBE2≫Ｒ・IE2 (2) となる。このため、上記(1)式は VG1≒VBE2 (3) となり、通常のサイリスタにおけるゲート電圧と
全く同一の条件で導通となる。
次に、一度導通状態に入つた直後の状態につい
て考察する。第２トランジスタ１２がオンとなじ
第１トランジスタ１１もオンとなると、電流IE2
が上昇し第３トランジスタ２３もオンとなる。こ
の時、同時にコンデンサ２１も充電され、その充
電電圧はVG2となる。このVG2は、第３トランジ
スタ２３のベース−エミツタ電圧をVBE3とすると VG2＝VBE2＋VBE3 である。この充電電圧は導通状態下でのゲート電
圧である。
て考察する。第２トランジスタ１２がオンとなじ
第１トランジスタ１１もオンとなると、電流IE2
が上昇し第３トランジスタ２３もオンとなる。こ
の時、同時にコンデンサ２１も充電され、その充
電電圧はVG2となる。このVG2は、第３トランジ
スタ２３のベース−エミツタ電圧をVBE3とすると VG2＝VBE2＋VBE3 である。この充電電圧は導通状態下でのゲート電
圧である。
この導通状態下において、負荷（図示せず）の
電流が断になつたとする。一例を挙げると、この
負荷の中に摺動スイツチ等を含んでいたとする
と、摺動時における接点のチヤタリングでその負
荷の電流が瞬時的に断となることがある。この
時、カソードＫ（あるいはアノードＡ）がフロー
テイングとなる。そして本来のサイリスタであれ
ばそのまま非導通になつてしまう。ところが、コ
ンデンサ２１の充電電圧による前記のゲート電圧
がVG2となつており、このVG2が、該コンデンサ
２１の放電によりVG1まで下降するまでの期間中
は、少なくとも第２トランジスタ１２をオン状態
下に置くことができる。すなわち、負荷の断がそ
の期間（VG2がVG1まで下降する期間）内に回復
すればアノードＡおよびカソードＫ間には即座に
負荷電流を通電し得る。言うまでもなく、その期
間はコンデンサ２１の容量値Ｃと抵抗２２の抵抗
値Ｒとの積で定まり、必要に応じてその期間を伸
縮できる。かくして、アノードＡおよびカソード
Ｋ間の通電電流の瞬断に応動しないサイリスタが
得られる。本発明のサイリスタが半導体集積回路
に好適であるとしたのは、第３トランジスタ２３
と抵抗２２が既存のサイリスタと同一ランド上に
容易に形成し得るからであり、また、デイスクリ
ートなサイリスタでは、第３トランジスタ２３と
接続すべき第２トランジスタ１２の第１端子を外
部に取り出すような構造となつていないからであ
る。
電流が断になつたとする。一例を挙げると、この
負荷の中に摺動スイツチ等を含んでいたとする
と、摺動時における接点のチヤタリングでその負
荷の電流が瞬時的に断となることがある。この
時、カソードＫ（あるいはアノードＡ）がフロー
テイングとなる。そして本来のサイリスタであれ
ばそのまま非導通になつてしまう。ところが、コ
ンデンサ２１の充電電圧による前記のゲート電圧
がVG2となつており、このVG2が、該コンデンサ
２１の放電によりVG1まで下降するまでの期間中
は、少なくとも第２トランジスタ１２をオン状態
下に置くことができる。すなわち、負荷の断がそ
の期間（VG2がVG1まで下降する期間）内に回復
すればアノードＡおよびカソードＫ間には即座に
負荷電流を通電し得る。言うまでもなく、その期
間はコンデンサ２１の容量値Ｃと抵抗２２の抵抗
値Ｒとの積で定まり、必要に応じてその期間を伸
縮できる。かくして、アノードＡおよびカソード
Ｋ間の通電電流の瞬断に応動しないサイリスタが
得られる。本発明のサイリスタが半導体集積回路
に好適であるとしたのは、第３トランジスタ２３
と抵抗２２が既存のサイリスタと同一ランド上に
容易に形成し得るからであり、また、デイスクリ
ートなサイリスタでは、第３トランジスタ２３と
接続すべき第２トランジスタ１２の第１端子を外
部に取り出すような構造となつていないからであ
る。
以上説明したように本発明によれば、既存のサ
イリスタの有用面積を拡大することなく、しかも
単純な素子を追加するのみで、負荷電流の瞬断に
応動することなく、瞬断後前記VG2（＝VBE2＋
VBE3）によつて固定的に定まる一定時間内だけ導
通状態を維持できるサイリスタが実現され、瞬断
を伴い易い負荷に対するオンオフ制御に用いて好
適である。
イリスタの有用面積を拡大することなく、しかも
単純な素子を追加するのみで、負荷電流の瞬断に
応動することなく、瞬断後前記VG2（＝VBE2＋
VBE3）によつて固定的に定まる一定時間内だけ導
通状態を維持できるサイリスタが実現され、瞬断
を伴い易い負荷に対するオンオフ制御に用いて好
適である。
第１図は一般的なサイリスタの構成を示す回路
図、第２図は本発明に基づくサイリスタの構成を
示す回路図である。 図において、１１は第１トランジスタ、１２は
第２トランジスタ、２１はコンデンサ、２２は抵
抗、２３は第３トランジスタ、Ａはアノード、Ｋ
はカソード、Ｇはゲートである。
図、第２図は本発明に基づくサイリスタの構成を
示す回路図である。 図において、１１は第１トランジスタ、１２は
第２トランジスタ、２１はコンデンサ、２２は抵
抗、２３は第３トランジスタ、Ａはアノード、Ｋ
はカソード、Ｇはゲートである。
Claims (1)
- 【特許請求の範囲】 １ アノードＡ、ゲートＧおよびカソードＫを具
備し、 該カソードＫおよび該ゲートＧの間に接続され
るコンデンサ２１と、 該ゲートＧに接続する第１端子、該アノードＡ
に接続する第２端子、およびベース端子を有する
第１トランジスタ１１と、 前記ベース端子に接続する第１端子、該カソー
ドＫに接続する第２端子、および該ゲートＧに接
続するベース端子を有する第２トランジスタ１２
とからなるサイリスタにおいて、 前記第２トランジスタ１２の前記第２端子と前
記カソードＫとの間に接続される抵抗２２と、 該第２トランジスタ１２の前記第１端子に接続
する第１端子、該カソードＫに接続する第２端
子、および該第２トランジスタ１２の前記第２端
子に接続するベース端子を有する第３トランジス
タ２３とをさらに設け、かつ、これら抵抗２２、
第３トランジスタ２３およびコンデンサ２１が、
前記第１トランジスタ１１および第２トランジス
タ１２と共に半導体集積回路内に一体に形成さ
れ、ここに前記アノードＡおよびカソードＫ間が
導通することにより、前記コンデンサ２１は前記
第２および第３トランジスタ１２，２３の各ベー
ス−エミツタ電圧（VBE2、VBE3）の和に等しい一
定電圧（VG2）に充電され、該アノードＡおよび
カソードＫ間の電流が瞬断したとき、その瞬断
後、該一定電圧（VG2）と前記コンデンサ２１の
容量値(C)と前記抵抗２２の抵抗値（Ｒ）とで定ま
る一定時間内だけ、前記の導通状態を維持するこ
とを特徴とするサイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1600279A JPS55110068A (en) | 1979-02-16 | 1979-02-16 | Thyristor |
| DE8080300350T DE3061947D1 (en) | 1979-02-16 | 1980-02-06 | Thyristor |
| EP80300350A EP0015649B1 (en) | 1979-02-16 | 1980-02-06 | Thyristor |
| US06/681,087 US4654543A (en) | 1979-02-16 | 1984-12-13 | Thyristor with "on" protective circuit and darlington output stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1600279A JPS55110068A (en) | 1979-02-16 | 1979-02-16 | Thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55110068A JPS55110068A (en) | 1980-08-25 |
| JPS6359284B2 true JPS6359284B2 (ja) | 1988-11-18 |
Family
ID=11904407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1600279A Granted JPS55110068A (en) | 1979-02-16 | 1979-02-16 | Thyristor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4654543A (ja) |
| EP (1) | EP0015649B1 (ja) |
| JP (1) | JPS55110068A (ja) |
| DE (1) | DE3061947D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5913423A (ja) * | 1982-07-14 | 1984-01-24 | Matsushita Electric Ind Co Ltd | ゲ−ト・タ−ン・オフ・サイリスタ |
| JPS60119776A (ja) * | 1983-11-30 | 1985-06-27 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
| US5240865A (en) * | 1990-07-30 | 1993-08-31 | Texas Instruments Incorporated | Method of forming a thyristor on an SOI substrate |
| US5172208A (en) * | 1990-07-30 | 1992-12-15 | Texas Instruments Incorporated | Thyristor |
| US6177825B1 (en) * | 1999-03-31 | 2001-01-23 | Sony Corporation | Fast high side switch for hard disk drive preamplifiers |
| US7704908B2 (en) | 2005-12-22 | 2010-04-27 | Shell Oil Company | Method for reusing rhenium from a donor spent epoxidation catalyst |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131449A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor switch circuit |
| JPS53961A (en) * | 1976-06-24 | 1978-01-07 | Matsushita Electric Works Ltd | A.c. timer circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1148261B (de) * | 1962-07-03 | 1963-05-09 | Telefunken Patent | Elektronischer Schalter mit komplementaeren Transistoren |
| US3549909A (en) * | 1969-08-25 | 1970-12-22 | Hall Barkan Instr Inc | Touch activated ac,full wave,two-wire swtiches |
| US3730576A (en) * | 1971-02-03 | 1973-05-01 | Plastic Forming Co | Plastic container and latch |
| US3846648A (en) * | 1973-06-18 | 1974-11-05 | Mallory & Co Inc P R | Solid-state timer switch providing ac power to a load for a predetermined time after a main source of power is removed |
| US4015143A (en) * | 1974-03-11 | 1977-03-29 | Hitachi, Ltd. | Semiconductor switch |
| US4112315A (en) * | 1975-09-08 | 1978-09-05 | Hitachi, Ltd. | Semiconductor switch circuit |
-
1979
- 1979-02-16 JP JP1600279A patent/JPS55110068A/ja active Granted
-
1980
- 1980-02-06 DE DE8080300350T patent/DE3061947D1/de not_active Expired
- 1980-02-06 EP EP80300350A patent/EP0015649B1/en not_active Expired
-
1984
- 1984-12-13 US US06/681,087 patent/US4654543A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131449A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor switch circuit |
| JPS53961A (en) * | 1976-06-24 | 1978-01-07 | Matsushita Electric Works Ltd | A.c. timer circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0015649B1 (en) | 1983-02-16 |
| DE3061947D1 (en) | 1983-03-24 |
| EP0015649A1 (en) | 1980-09-17 |
| JPS55110068A (en) | 1980-08-25 |
| US4654543A (en) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087871A (en) | Power supply with inrush current limiter | |
| KR970018897A (ko) | 회로 보호를 위한 보호 소자 및 방법 | |
| JPH06188710A (ja) | 電力ｆｅｔ用制御回路 | |
| US6462973B2 (en) | A.C./D.C. converter that automatically adapts to the amplitude of the supply voltage | |
| US3543043A (en) | Battery protection system | |
| US3992650A (en) | Apparatus to prevent overcurrent or overvoltage | |
| US3609386A (en) | Apparatus for providing uninterrupted power to a load | |
| JPS6359284B2 (ja) | ||
| GB2103897A (en) | Cmos turn-on circuit | |
| US4757341A (en) | AC contactless switch | |
| JPS6223494B2 (ja) | ||
| US4166288A (en) | Integrated current supply | |
| GB2237462A (en) | Overload protection drive circuit for a power transistor | |
| JPH02260712A (ja) | スイッチ回路 | |
| JPH0475533B2 (ja) | ||
| US4603366A (en) | High-speed voltage-sensitive circuit breaker | |
| JPS63178759A (ja) | 突入電流防止回路 | |
| JPS62109114A (ja) | ボルテ−ジ．レギユレ−タ | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPS6114275Y2 (ja) | ||
| JPH0546097Y2 (ja) | ||
| JPH0222723Y2 (ja) | ||
| JPS6122477Y2 (ja) | ||
| JP3018668B2 (ja) | ２線式無接点スイッチ | |
| SU1267527A2 (ru) | Устройство дл защиты от утечки тока в трехфазной сети с изолированной нейтралью |