JPS5913423A - ゲ−ト・タ−ン・オフ・サイリスタ - Google Patents
ゲ−ト・タ−ン・オフ・サイリスタInfo
- Publication number
- JPS5913423A JPS5913423A JP57123551A JP12355182A JPS5913423A JP S5913423 A JPS5913423 A JP S5913423A JP 57123551 A JP57123551 A JP 57123551A JP 12355182 A JP12355182 A JP 12355182A JP S5913423 A JPS5913423 A JP S5913423A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- transistor
- trs
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
Landscapes
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はゲート特性を改良したゲート・ターン、オフ
（Ｇａｔ ｅ−Ｔｕｒｎ −Ｏｆ ｆ 、 ＧＴＯ）サ
イリスタに関するものである。
（Ｇａｔ ｅ−Ｔｕｒｎ −Ｏｆ ｆ 、 ＧＴＯ）サ
イリスタに関するものである。
従来のＧＴＯサイリスクは第１図に示すように等測的に
ｐｒＬｐトランジスタＱ１とｎｐｎトランジスタＱ２の
複合結合として表わされる。このような組合せでは、ｎ
ｐｎトランジスタＱ２のコレクタがｐｎｐ）ランジスタ
Ｑ１のベースと結合しさらに前記ｐｎｐ トランジスタ
Ｑ１のコレクタとｎｐｎ、）ランジスタＱ２のベースが
接続されているために正帰還が掛かり、ゲート駆動電源
Ｅより抵抗Ｒを介して正電流をゲートに注入して一定の
ゲート電流ｉｑ以上で瞬時にター、ンオンすると共に、
ゲートＧに低いインピーダンスを接続することによって
アノードＡ電流を断とするターンオフ特性を有している
。しかしながら、ターンオフ時にゲートＧに負電源を接
続すれば良好なターンオフ特性が得られるが、ターンオ
ン用とターンオフ用に互に極性の異る２電源がゲート駆
動用に必要であっ念。一方、単にゲートＧ′ｆ：低いイ
ンピーダンスＺ８によシスイッチＳＷを接にしてターン
オフにする方法は、アノード電流ｉａがトジンジスタＱ
２のベースに向う成分１２と、ゲートＧから吸い出され
る成分ｉ１に分岐し、しかも電源Ｅから抵抗Ｒを経由し
て流入する電流ｉ。も存在するので、十分大きなアノー
ド電流ｉａをターンオフできない欠点があった。
ｐｒＬｐトランジスタＱ１とｎｐｎトランジスタＱ２の
複合結合として表わされる。このような組合せでは、ｎ
ｐｎトランジスタＱ２のコレクタがｐｎｐ）ランジスタ
Ｑ１のベースと結合しさらに前記ｐｎｐ トランジスタ
Ｑ１のコレクタとｎｐｎ、）ランジスタＱ２のベースが
接続されているために正帰還が掛かり、ゲート駆動電源
Ｅより抵抗Ｒを介して正電流をゲートに注入して一定の
ゲート電流ｉｑ以上で瞬時にター、ンオンすると共に、
ゲートＧに低いインピーダンスを接続することによって
アノードＡ電流を断とするターンオフ特性を有している
。しかしながら、ターンオフ時にゲートＧに負電源を接
続すれば良好なターンオフ特性が得られるが、ターンオ
ン用とターンオフ用に互に極性の異る２電源がゲート駆
動用に必要であっ念。一方、単にゲートＧ′ｆ：低いイ
ンピーダンスＺ８によシスイッチＳＷを接にしてターン
オフにする方法は、アノード電流ｉａがトジンジスタＱ
２のベースに向う成分１２と、ゲートＧから吸い出され
る成分ｉ１に分岐し、しかも電源Ｅから抵抗Ｒを経由し
て流入する電流ｉ。も存在するので、十分大きなアノー
ド電流ｉａをターンオフできない欠点があった。
本発明は前記従来の欠点を除去することを目的とするも
のであって、その一実施例と共に説明する。
のであって、その一実施例と共に説明する。
第２図において、Ｑｌ、Ｑ２は第１図における同符号の
トランジスタに対応する。Ｑ３はトランジスタＱ２の上
えフタにそのベースが接続されると共に、コレクタ同志
が共通接続され、トランジスタＱ２．Ｑ３でダーリント
ン接続全槽−成している。
トランジスタに対応する。Ｑ３はトランジスタＱ２の上
えフタにそのベースが接続されると共に、コレクタ同志
が共通接続され、トランジスタＱ２．Ｑ３でダーリント
ン接続全槽−成している。
そしてトランジスタＱ３のエミッタを前記ＧＴＯサイリ
スタのカソードにとしたものである。
スタのカソードにとしたものである。
上記構成によれば、ＧＴＯサイリスタのゲートＧ、カン
ードに間には１つのｎｐｎ）ランリスクのゲートカソー
ド間電圧（約１．４Ｖ）の負のゲートバイアス電圧が掛
ったことになり、また周知のようにダーリントン接続ト
ランジスタの入力インピーダンスは単体トランジスタよ
り高くなるので電流の吸い出しが容易になると共に前記
ベース電流成分１２が減少することになり、大電流に対
してもターンオフが良好に行えるようになる。さらにダ
ーリントン接続時の複合トランジスタの電流増幅率は単
体Ｑ２の時に対して両者ｑ、Ｑ３の積となるためにター
ンオフ時に小さいゲート電流でも済みゲート電流を減少
出来る利点を有する。なお上記説明はトランジスタＱ１
がｐｎｐ）ランリスクＱ２．Ｑ３がｎｐｎの例を説明し
たが、これらはｐｎｐとｎｐｎｔ互に逆にして構成して
もよい。
ードに間には１つのｎｐｎ）ランリスクのゲートカソー
ド間電圧（約１．４Ｖ）の負のゲートバイアス電圧が掛
ったことになり、また周知のようにダーリントン接続ト
ランジスタの入力インピーダンスは単体トランジスタよ
り高くなるので電流の吸い出しが容易になると共に前記
ベース電流成分１２が減少することになり、大電流に対
してもターンオフが良好に行えるようになる。さらにダ
ーリントン接続時の複合トランジスタの電流増幅率は単
体Ｑ２の時に対して両者ｑ、Ｑ３の積となるためにター
ンオフ時に小さいゲート電流でも済みゲート電流を減少
出来る利点を有する。なお上記説明はトランジスタＱ１
がｐｎｐ）ランリスクＱ２．Ｑ３がｎｐｎの例を説明し
たが、これらはｐｎｐとｎｐｎｔ互に逆にして構成して
もよい。
以上説明したように本発明によれば、従来のＧＧＴＯサ
イリスタに比較してゲートのターンオン或いはターンオ
フが容易になるため、ゲート駆動回路が簡単に出来る特
徴を有する。
イリスタに比較してゲートのターンオン或いはターンオ
フが容易になるため、ゲート駆動回路が簡単に出来る特
徴を有する。
第１図は従来のゲート・ターン・オフ・サイリスクの等
価回路図、第２図は本発明の一実施例にナルケート・タ
ーン・オフ・サイリスクのＬ何回路である。 Ｑｌ・・・・・第１のトランジスタ、Ｑ２・・・・・第
２のトランジスタ、Ｑ３・・・・・・第３のトランジス
タ、Ａ・・・・・・アノード、Ｇ・・・・・・ゲート、
Ｋ・・・・・・カッ −ド。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
価回路図、第２図は本発明の一実施例にナルケート・タ
ーン・オフ・サイリスクのＬ何回路である。 Ｑｌ・・・・・第１のトランジスタ、Ｑ２・・・・・第
２のトランジスタ、Ｑ３・・・・・・第３のトランジス
タ、Ａ・・・・・・アノード、Ｇ・・・・・・ゲート、
Ｋ・・・・・・カッ −ド。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 第１のトランジスタと、前記第１のトランジスタとは異
る極性の２個のトランジスタをダーリントン接続した第
２．第３のトランジスタとからなシ、前記ダーリントン
接続した第２．第３のトランジスタの共通電極を前記第
１のトランジスタのベースに接続すると共に、前記第１
のトランジスタのコレクタ或はエミッタ或はエミッタを
前記第２のトランジスタのベースに正帰環が掛る方向に
接続し、前記第１のトランジスタのエミッタ或はコレク
タをアノードに前記第３のトランジスタの対応するコレ
クク或いはエミッタをカソードに、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123551A JPS5913423A (ja) | 1982-07-14 | 1982-07-14 | ゲ−ト・タ−ン・オフ・サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123551A JPS5913423A (ja) | 1982-07-14 | 1982-07-14 | ゲ−ト・タ−ン・オフ・サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913423A true JPS5913423A (ja) | 1984-01-24 |
Family
ID=14863397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123551A Pending JPS5913423A (ja) | 1982-07-14 | 1982-07-14 | ゲ−ト・タ−ン・オフ・サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913423A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107205B2 (ja) * | 1983-03-07 | 1995-11-15 | イーストマン・コダック・カンパニー | 切断装置及び方法 |
| US8028736B2 (en) | 2006-08-25 | 2011-10-04 | Ocv Intellectual Capital, Llc | System for forming reinforcement layers having cross-directionally oriented fibers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110068A (en) * | 1979-02-16 | 1980-08-25 | Fujitsu Ltd | Thyristor |
-
1982
- 1982-07-14 JP JP57123551A patent/JPS5913423A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110068A (en) * | 1979-02-16 | 1980-08-25 | Fujitsu Ltd | Thyristor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107205B2 (ja) * | 1983-03-07 | 1995-11-15 | イーストマン・コダック・カンパニー | 切断装置及び方法 |
| US8028736B2 (en) | 2006-08-25 | 2011-10-04 | Ocv Intellectual Capital, Llc | System for forming reinforcement layers having cross-directionally oriented fibers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| US4672245A (en) | High frequency diverse semiconductor switch | |
| EP0065269A2 (en) | Switching device and circuit | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| JPS61112421A (ja) | バイポ−ラ・ダ−リントン・パワ−トランジスタの駆動回路 | |
| JPS5913423A (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPS553215A (en) | Semiconductor switch circuit | |
| KR930702790A (ko) | 고속 턴오프(Turn-Off) 다이리스터(Thyristor)구조 | |
| US4398205A (en) | Gate turn-off device with high turn-off gain | |
| US4284911A (en) | Switching network | |
| JPH01282921A (ja) | Ｉｇｂｔの過電流保護駆動回路 | |
| JP2805308B2 (ja) | 自己保持機能と自己消弧機能を持つスイッチング手段 | |
| GB2148622A (en) | Electronic control circuit | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| JP2744015B2 (ja) | 半導体スイツチング装置 | |
| GB1516537A (en) | Switching circuit | |
| US4355322A (en) | Integrated gate turn-off device having a vertical power transistor forming a regenerative loop with a lateral transistor | |
| JPS61164329A (ja) | ゲ−トタ−ンオフサイリスタの駆動回路 | |
| GB2069255A (en) | Thyristor circuit | |
| JPS6349099Y2 (ja) | ||
| JPS63133890A (ja) | 誘導負荷駆動回路 | |
| JPS645051A (en) | Compound semiconductor integrated circuit device and manufacture thereof | |
| JPH05206446A (ja) | 高オフゲート利得ｇｔｏサイリスタ１型 | |
| JPS5913421A (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPS60119130A (ja) | ゲ−トタ−ンオフサイリスタの駆動回路 |