JPS6355956A - イオンビ−ム加工方法 - Google Patents
イオンビ−ム加工方法Info
- Publication number
- JPS6355956A JPS6355956A JP19881186A JP19881186A JPS6355956A JP S6355956 A JPS6355956 A JP S6355956A JP 19881186 A JP19881186 A JP 19881186A JP 19881186 A JP19881186 A JP 19881186A JP S6355956 A JPS6355956 A JP S6355956A
- Authority
- JP
- Japan
- Prior art keywords
- machining
- processing
- small
- ion beam
- interconnection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010884 ion-beam technique Methods 0.000 title claims abstract description 19
- 238000003754 machining Methods 0.000 title abstract description 18
- 238000000034 method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000003672 processing method Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002406 microsurgery Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Landscapes
- Welding Or Cutting Using Electron Beams (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はイオンビーム加工方法に係り、被加工物として
特にＶＬＳＩ等の半導体装置を加工するのに好適なイオ
ンビーム加工方法に関する。
特にＶＬＳＩ等の半導体装置を加工するのに好適なイオ
ンビーム加工方法に関する。
集束イオンビームによるＶＬＳＩの加工において、加ニ
スループツトを向上させる要求が高まっている。また多
層配線の上層を通して下層を加工する際に、上下配線の
短絡を防止することが重要−な課題となっている。これ
までこれらの課題に対してほとんど肴効な対策は得られ
ていなかった。
スループツトを向上させる要求が高まっている。また多
層配線の上層を通して下層を加工する際に、上下配線の
短絡を防止することが重要−な課題となっている。これ
までこれらの課題に対してほとんど肴効な対策は得られ
ていなかった。
これに対し本願発明では、大電流ビームと小電流ビーム
を用いた２段加工を行ない、高速でしかも上下配線の短
絡を防止できる加工を可能とした。
を用いた２段加工を行ない、高速でしかも上下配線の短
絡を防止できる加工を可能とした。
イオンビーム加工装置は主としてまずクリペア装置とし
て用いられてきたが、従来の一般的な加工方法は単純な
矩形走査による直方体状の加工を行なうものであった。
て用いられてきたが、従来の一般的な加工方法は単純な
矩形走査による直方体状の加工を行なうものであった。
また２段階加工を行なった例としては、フォーカスト
イオン ビーム マイクロ サージエリ−フォー エレ
クトロニクス、ミューシル、アイ、イーイーイー エレ
クトロン デバイス レターズ Ｂ Ｄ Ｌ ７．１９
８６年５月５日（’ＦｏｃｕｓｅｄＩｏｎ Ｂｅａｍ
Ｍｉｃｒｏｓｕｒｇｅｒｙ ｆｏｒ Ｅｌｅｃｔｒｏｎ
ｉｃｓ”Ｃ，Ｒ。
イオン ビーム マイクロ サージエリ−フォー エレ
クトロニクス、ミューシル、アイ、イーイーイー エレ
クトロン デバイス レターズ Ｂ Ｄ Ｌ ７．１９
８６年５月５日（’ＦｏｃｕｓｅｄＩｏｎ Ｂｅａｍ
Ｍｉｃｒｏｓｕｒｇｅｒｙ ｆｏｒ Ｅｌｅｃｔｒｏｎ
ｉｃｓ”Ｃ，Ｒ。
ＭＵＳＩＬ ： ＩＥＥＨＦＪ、ＥＣＴＲ０Ｎ Ｄ凪″
ＩＣＢ ＬＥＴＴＥμ５ＥＤＬ７，５゜１’ｌ／ＩＡＹ
、 １９８６）があるが、これは上下配線の接続をねら
ったものであり、上下配線短絡防止とは正反対の効果を
生じさせたものである。またこの例においては、加工速
度については何ら配慮されていな−かった。
ＩＣＢ ＬＥＴＴＥμ５ＥＤＬ７，５゜１’ｌ／ＩＡＹ
、 １９８６）があるが、これは上下配線の接続をねら
ったものであり、上下配線短絡防止とは正反対の効果を
生じさせたものである。またこの例においては、加工速
度については何ら配慮されていな−かった。
上記従来技術は、加工速度について配慮がされておらず
、位置決め精度の要求から低加工速度で加工せざるを得
なかった。すなわち、加工位置決めはＳＩＭ像を用いて
行なうが、十分な位置決め精度を得るためにビーム径を
細く絞る心機があり、そのためにビーム電流を少なくし
なければならず加工速度は遅くならざるを得なかった。
、位置決め精度の要求から低加工速度で加工せざるを得
なかった。すなわち、加工位置決めはＳＩＭ像を用いて
行なうが、十分な位置決め精度を得るためにビーム径を
細く絞る心機があり、そのためにビーム電流を少なくし
なければならず加工速度は遅くならざるを得なかった。
（第２図）また多層配線を加工する際の上下配線の短絡
についても配慮がされておらず、上層配線を通して下層
配線を切断する際等において、上下配線の短絡により切
断信頼性が低下していた。（第２図）本発明の目的は、
多層配線構造を有するＶＬＳＩ等の加工において、高速
かつ信頼性の高い加工を可能とするイオンビーム加工方
法を提供することにある。
についても配慮がされておらず、上層配線を通して下層
配線を切断する際等において、上下配線の短絡により切
断信頼性が低下していた。（第２図）本発明の目的は、
多層配線構造を有するＶＬＳＩ等の加工において、高速
かつ信頼性の高い加工を可能とするイオンビーム加工方
法を提供することにある。
上記目的は、ＶＬＳＩの加工の際に、まず大′成流大径
イオ／ビームにより大ぎく１段目の加工な一行ない、次
に小電流小径イオンビームにより小さく２段目の加工を
行なう２段階加工を行なうことで達成される。
イオ／ビームにより大ぎく１段目の加工な一行ない、次
に小電流小径イオンビームにより小さく２段目の加工を
行なう２段階加工を行なうことで達成される。
即ち本発明は、集束イオンビームにより、ＶＬＳＩ等を
加工する際に、大電流大径ビームによる大きな粗加工に
続いて、小電流小径ビームによる小さな稍加工を行なう
（２段階加工）ことで、加工を高速に、しかも上下配線
の短絡のない信頼性の高い加工を行なうものである。
加工する際に、大電流大径ビームによる大きな粗加工に
続いて、小電流小径ビームによる小さな稍加工を行なう
（２段階加工）ことで、加工を高速に、しかも上下配線
の短絡のない信頼性の高い加工を行なうものである。
例えば２層配線の下層を切断加工する場合、大電流大径
ビームによる大きい１段目の加工は上層配線への窓開は
加工で、小電流小径ビームによる小さい２段目の加工に
より下層配線を切断する。
ビームによる大きい１段目の加工は上層配線への窓開は
加工で、小電流小径ビームによる小さい２段目の加工に
より下層配線を切断する。
この場合切断位置決め精度は、２段目の小径ビームによ
る加工で決まるから、十分な精度を得ることができる。
る加工で決まるから、十分な精度を得ることができる。
さらに、加工時間の大部分を占める１段目の加工を大電
流ビームで行なうため、全体の加工速度も向上する。（
第４図） また、１段目と２段目の加工の間に段差部が形成され、
再付着層による上下配線の短絡も同時に防止できる。
流ビームで行なうため、全体の加工速度も向上する。（
第４図） また、１段目と２段目の加工の間に段差部が形成され、
再付着層による上下配線の短絡も同時に防止できる。
以下本発明の実施例を図を用いて説明する。
〈実施例１〉
本発明の一実施例を第１図に示す。例えば上層配線２を
通して下層配線４を切断する場合に、まず大電流ビーム
１により上層配線２に窓開は加工を行ない、次に小電流
ビーム６により下層配線４を切断する。切断位置決めｎ
１度は、２段目の小電流小径ビームによる加工で決まる
から、十分な精度を得ることができる。また、加工時間
の大部分を占める１段目の加工は大電流ビームで行なう
ため、全体の加工速度も向上する。さらに１段目と２段
目の加工の間に段差部７が形成され、再付着Ｉ傷５によ
る上下配線の短絡も防とできる。ここで大電流大径ビー
ムとしてｔ２ｔｔＡ、２μｍ−ビームを用い、小電流小
径ビームとして０．０７ｙＩＡ、 （Ｌ３μｍφビーム
を用いた加工例を第４図に示す。
通して下層配線４を切断する場合に、まず大電流ビーム
１により上層配線２に窓開は加工を行ない、次に小電流
ビーム６により下層配線４を切断する。切断位置決めｎ
１度は、２段目の小電流小径ビームによる加工で決まる
から、十分な精度を得ることができる。また、加工時間
の大部分を占める１段目の加工は大電流ビームで行なう
ため、全体の加工速度も向上する。さらに１段目と２段
目の加工の間に段差部７が形成され、再付着Ｉ傷５によ
る上下配線の短絡も防とできる。ここで大電流大径ビー
ムとしてｔ２ｔｔＡ、２μｍ−ビームを用い、小電流小
径ビームとして０．０７ｙＩＡ、 （Ｌ３μｍφビーム
を用いた加工例を第４図に示す。
〈実施例２〉
第３図は本実施例の説明図である。本実施例は。
実施例１０２段目の加工を行なう前に、その周囲に＃１
部８を形成しておくものである。ここで、被加工部から
スパッタされる原子やイオンは、被加工面に立てた垂線
に対してほぼｃｏｓ分布を示す方向に射出される。従っ
て、溝部８は２段目の加工でスパッタされる原子やイオ
ンの射出方向に対して完全に影の部分となり、再付着層
が形成されない。これＫより、上下配線の短絡防止の信
頼性はさらに向上する。
部８を形成しておくものである。ここで、被加工部から
スパッタされる原子やイオンは、被加工面に立てた垂線
に対してほぼｃｏｓ分布を示す方向に射出される。従っ
て、溝部８は２段目の加工でスパッタされる原子やイオ
ンの射出方向に対して完全に影の部分となり、再付着層
が形成されない。これＫより、上下配線の短絡防止の信
頼性はさらに向上する。
〔発明の効果〕
本発明によれば、高速な１段目の加工と高精度な２段目
の加工の組み合わせにより、精度よ（しかも高速で、か
つ上下配線の短絡も防止するので、ＶＬＳＩ等の加工に
おいて、高速かつ信頼性の高い加工ができる効果がある
。
の加工の組み合わせにより、精度よ（しかも高速で、か
つ上下配線の短絡も防止するので、ＶＬＳＩ等の加工に
おいて、高速かつ信頼性の高い加工ができる効果がある
。
第１図は本発明の原理説明図、第２図は従来技術の説明
図、第３図は本発明の一実施例の原理説明図、第４図は
本発明による加工速度向上を示す説明図である。 １・・・大電流イオンビーム、２・・・上層アルミ配線
、５・・・層間絶縁膜、４・・・下層アルミ配線、５・
・・再封。 着層、６・・・小電流イオンビーム、７・・・段差部、
８・・・溝部。 第 １ 口 第２０
図、第３図は本発明の一実施例の原理説明図、第４図は
本発明による加工速度向上を示す説明図である。 １・・・大電流イオンビーム、２・・・上層アルミ配線
、５・・・層間絶縁膜、４・・・下層アルミ配線、５・
・・再封。 着層、６・・・小電流イオンビーム、７・・・段差部、
８・・・溝部。 第 １ 口 第２０
Claims (1)
- １、ＶＬＳＩ等の半導体装置の所定領域にイオンビーム
を集束偏向照射しこれを加工する際に、まず大電流大径
イオンビームにより大きく１段目の加工を行ない、次に
小電流小径イオンビームにより小さく２段目の加工を行
なうことを特徴とするイオンビーム加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19881186A JPS6355956A (ja) | 1986-08-27 | 1986-08-27 | イオンビ−ム加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19881186A JPS6355956A (ja) | 1986-08-27 | 1986-08-27 | イオンビ−ム加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6355956A true JPS6355956A (ja) | 1988-03-10 |
| JPH0587131B2 JPH0587131B2 (ja) | 1993-12-15 |
Family
ID=16397303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19881186A Granted JPS6355956A (ja) | 1986-08-27 | 1986-08-27 | イオンビ−ム加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355956A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319395A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | 厚膜薄膜混成多層配線基板の製造方法 |
| JP2006088202A (ja) * | 2004-09-24 | 2006-04-06 | Nippon Telegr & Teleph Corp <Ntt> | 機能デバイス、プローブおよびそれを用いた走査プローブ顕微鏡、ならびに、機能デバイスおよびプローブの作製方法 |
| JP2010276617A (ja) * | 2010-08-31 | 2010-12-09 | Nippon Telegr & Teleph Corp <Ntt> | プローブの作製方法およびプローブ、ならびに走査プローブ顕微鏡 |
| WO2018186986A1 (en) * | 2017-04-05 | 2018-10-11 | Headway Technologies, Inc. | Post treatment to reduce shunting devices for physical etching process |
-
1986
- 1986-08-27 JP JP19881186A patent/JPS6355956A/ja active Granted
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319395A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | 厚膜薄膜混成多層配線基板の製造方法 |
| JP2006088202A (ja) * | 2004-09-24 | 2006-04-06 | Nippon Telegr & Teleph Corp <Ntt> | 機能デバイス、プローブおよびそれを用いた走査プローブ顕微鏡、ならびに、機能デバイスおよびプローブの作製方法 |
| JP4627168B2 (ja) * | 2004-09-24 | 2011-02-09 | 日本電信電話株式会社 | 機能デバイスの作製方法および機能デバイス |
| JP2010276617A (ja) * | 2010-08-31 | 2010-12-09 | Nippon Telegr & Teleph Corp <Ntt> | プローブの作製方法およびプローブ、ならびに走査プローブ顕微鏡 |
| WO2018186986A1 (en) * | 2017-04-05 | 2018-10-11 | Headway Technologies, Inc. | Post treatment to reduce shunting devices for physical etching process |
| US10297746B2 (en) | 2017-04-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post treatment to reduce shunting devices for physical etching process |
| US10700269B2 (en) | 2017-04-05 | 2020-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post treatment to reduce shunting devices for physical etching process |
| US11424405B2 (en) | 2017-04-05 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post treatment to reduce shunting devices for physical etching process |
| US11903324B2 (en) | 2017-04-05 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post treatment to reduce shunting devices for physical etching process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0587131B2 (ja) | 1993-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124136A (ja) | イオンビーム照射装置 | |
| DE19721310C2 (de) | Verfahren zum Reparieren eines Halbleiterspeichers | |
| JPS6355956A (ja) | イオンビ−ム加工方法 | |
| JPH01119037A (ja) | 半導体装置の故障解析方法 | |
| JPH0528950A (ja) | 断面加工方法及び装置 | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 | |
| JP2619435B2 (ja) | イオンビーム加工方法 | |
| JPH084089B2 (ja) | Ｉｃ素子並びにｉｃ素子における配線接続方法 | |
| US6147399A (en) | Backside exposure of desired nodes in a multi-layer integrated circuit | |
| JP2531690B2 (ja) | 配線薄膜パタ―ンの形成方法及びその装置 | |
| JP2916117B2 (ja) | Ｉｃ素子における配線形成装置 | |
| JP3009157B2 (ja) | 配線膜形成方法及びその装置 | |
| JPS63152150A (ja) | 多層配線の接続配線構造の形成方法 | |
| JPS58151041A (ja) | リダンダンシ−装置 | |
| JPH11340334A (ja) | 半導体装置および配線修正方法 | |
| Su et al. | A detailed procedure for reliable preparation of TEM samples using FIB milling | |
| JP2962474B2 (ja) | Ｉｃ素子加工方法 | |
| Nakajima et al. | Cross-sectioning For Internal Structure Of Semiconductor Packages Using Ion Beams | |
| JP2947650B2 (ja) | 半導体装置の故障解析方法 | |
| JP2594941B2 (ja) | Ｉｃ配線の接続方法及びその装置 | |
| JPH0217642A (ja) | 半導体デバイスの加工方法及びその装置 | |
| JPH06232362A (ja) | リダンダンシ−回路を備えた半導体記憶装置 | |
| JP2005026449A (ja) | 半導体装置の断面解析方法 | |
| JPS63136546A (ja) | レ−ザ−・トリミング装置 | |
| JPH05326506A (ja) | 配線形成装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |