JPS635593A - Manufacture of printed wiring board - Google Patents
Manufacture of printed wiring boardInfo
- Publication number
- JPS635593A JPS635593A JP14878786A JP14878786A JPS635593A JP S635593 A JPS635593 A JP S635593A JP 14878786 A JP14878786 A JP 14878786A JP 14878786 A JP14878786 A JP 14878786A JP S635593 A JPS635593 A JP S635593A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- land
- wiring board
- printed wiring
- soldered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005476 soldering Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 230000000740 bleeding effect Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント配線板の製造方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for manufacturing a printed wiring board.
一般にプリント配線板は、絶縁基板に所要の回路パター
ンを導電体を介して形成するとともに、この回路パター
ンに対して所要の電子部品を組込むことにより構成され
る。Generally, a printed wiring board is constructed by forming a required circuit pattern on an insulating substrate via a conductor and incorporating required electronic components into the circuit pattern.
そして、前記プリント配線板に対する電子部品の組込み
は、プリント配線板に電子部品を実装した状態下に、前
記プリント配線板の回路パターン面を溶融半田槽や噴流
式半田槽に浸漬して回路パターン面に半田を付着させて
前記電子部品のリードと回路パターンを電気的、機械的
に結合することにより実施されている。In order to assemble the electronic components onto the printed wiring board, the circuit pattern surface of the printed wiring board is immersed in a molten solder tank or jet solder tank while the electronic components are mounted on the printed wiring board. This is accomplished by attaching solder to the leads of the electronic component and the circuit pattern to electrically and mechanically connect them.
また、前記回路パターンと電子部品のリードとの半田付
けは、予め両者の結合部品のみに半田が付着するように
、例えば回路パターンのうちの半田付けするランド部分
を除いて、その全面にソルダーレジストが施されるが、
回路パターンの小型に伴い、隣接回路の間隔が狭くなり
、かつ電子部品のリードとの接続ランドの間隔も狭くな
ることによって、前記ソルダーレジストの本来の作用が
損なわれ前記半田付けによってランド相互間における橋
絡現象が発生し、その修正作業等が要求される場合が存
在した。Furthermore, when soldering the circuit pattern and the lead of the electronic component, for example, a solder resist is applied to the entire surface of the circuit pattern except for the land portion to be soldered so that the solder adheres only to the connected parts of the two. is applied, but
With the miniaturization of circuit patterns, the spacing between adjacent circuits and the spacing between connecting lands with the leads of electronic components are also becoming narrower, which impairs the original function of the solder resist and causes problems between the lands due to soldering. There were cases where a bridging phenomenon occurred and correction work was required.
従って、か＼る半田の橋絡を防止するために、特にラン
ド間隔の狭い部分における半田の橋絡を防止する目的を
以て、前記プリント配線板の製造に当り、絶縁基板に導
電体パターンを印刷し、この導電体パターンの形成面に
半田付けするランドを残して全面に第１層の半田付抵抗
層を形成し、かつ少なくともランド間隔の狭い部分に半
田の橋絡を防止する橋絡防止用の半田付抵抗層を上記第
１層の半田付抵抗層上に形成する方法が採用され、また
か＼る方法は特公昭５４−４１）６２号公報によっても
開示されるに至っている。Therefore, in order to prevent such solder bridging, especially in areas where the land spacing is narrow, a conductive pattern is printed on the insulating substrate when manufacturing the printed wiring board. , a first layer of soldering resistance layer is formed on the entire surface of the conductor pattern formation surface, leaving lands to be soldered, and a bridging prevention layer is used to prevent solder bridging at least in the narrow space between the lands. A method of forming a soldering resistive layer on the first soldering resistive layer is adopted, and this method has also been disclosed in Japanese Patent Publication No. 1983-41)62.
しかるに、前記第１層の半田付抵抗層を形成し、しかる
後に、この第１層の半田付抵抗層上に橋絡防止用の半田
付抵抗層を形成する方法は、前記第１層の半田付抵抗層
が導電体パターンの形成面に半田付けするランドを残し
て全面に形成するものであるから半田付けするランドを
残すための整合精度に憂い精度が要求されるとともにこ
の第１層の半田付抵抗層の形成後に、この第１層の半田
付は抵抗層上に橋絡防止用の半田付抵抗層を形成するも
のであるため、前記半田付けするランドを残すための整
合精度に加えて、半田付けするランド部分に半田付抵抗
層を形成する際のスクリーン印刷によるソルダーレジス
トインクがニジミ出してしまう等の欠点を有するもので
あった。However, the method of forming the first layer of soldering resistance layer and then forming a soldering resistance layer for preventing bridging on the first layer of soldering resistance layer is a method in which the soldering resistance layer of the first layer is Since the resistive layer is formed on the entire surface of the conductor pattern, leaving a land to be soldered, a high degree of alignment accuracy is required to leave the land to be soldered, and the solder of this first layer is very high. After forming the resistive layer, the first layer is soldered to form a soldered resistive layer for preventing bridging on the resistive layer. However, when forming a soldering resistance layer on the land portion to be soldered, the solder resist ink caused by screen printing bleeds out.
因で、本発明は従来の前記欠点に鑑みてなされたもので
、前記従来のソルダーレジストの実施に際する整合精度
に比較してラフな整合精度による実施を可能ならしめる
とともにランド部分へのニジミのないソルダーレジスト
の実施と、さらにはランドと電子部品のリードとの半田
付けにおける半田ヒュレフトの品質を向上し得るプリン
ト配線板の製造方法の提供を目的とするものである。Therefore, the present invention has been made in view of the above-mentioned drawbacks of the conventional solder resist, and enables implementation with rougher matching accuracy than the matching accuracy when implementing the conventional solder resist, and also prevents bleeding on the land portion. It is an object of the present invention to provide a method for manufacturing a printed wiring board that can implement a solder resist without cracking and further improve the quality of solder fillet in soldering between lands and leads of electronic components.
本発明のプリント配線板の製造方法は、絶縁基板に導電
体の回路パターンを形成する工程と、前記回路パターン
のうちの半田付けするランドを囲繞するソルダーレジス
トを施す工程と、前記半田付けするランドの径より大径
で、かつ当該ランドを囲繞する前記ソルダーレジスト部
の外径より小径の部分を残して前記回路パターンの前面
にソルダーレジストを施す工程とから成るものである。The method for manufacturing a printed wiring board of the present invention includes the steps of: forming a conductor circuit pattern on an insulating substrate; applying a solder resist to surround the lands to be soldered in the circuit pattern; and applying a solder resist to the front surface of the circuit pattern, leaving a portion larger in diameter than the outer diameter of the solder resist portion surrounding the land and having a smaller diameter than the outer diameter of the solder resist portion surrounding the land.
本発明は、回路パターン面における半田付けするランド
を囲繞するソルダーレジストを施した後、前記回路パタ
ーンの全面にソルダーレジストを施すもので、整合精度
の難易性を軽減して作業性を向上し、高い整合精度によ
らずに的確なソルダーレジストを施し得るとともにラン
ド部分に対するソルダーレジストのニジミを防止し、か
つ半田付けするランドを囲繞するソルダーレジストを施
すことにより半田付のヒュレットを高くすることができ
、半田付は部のバラツキをな（し、品質の安定性を向上
し得る。The present invention applies a solder resist that surrounds a land to be soldered on a circuit pattern surface, and then applies a solder resist to the entire surface of the circuit pattern, thereby reducing difficulty in alignment accuracy and improving workability. It is possible to apply an accurate solder resist without relying on high alignment accuracy, prevent the solder resist from bleeding to the land portion, and increase the height of the solder resist by applying the solder resist that surrounds the land to be soldered. , soldering can eliminate variations in parts and improve quality stability.
以下本発明プリント配線板の製造方法の実施例を図面と
ともに説明する。Embodiments of the method for manufacturing a printed wiring board of the present invention will be described below with reference to the drawings.
（第１実施例）
第１図は本発明プリント配線板の製造方法の第１実施例
を示すプリント配線板の部分的な平面図である。(First Example) FIG. 1 is a partial plan view of a printed wiring board showing a first example of the method for manufacturing a printed wiring board of the present invention.
図面において、１は絶縁基板で、この片面には導電体か
ら成る回路パターン２を形成する。In the drawings, reference numeral 1 denotes an insulating substrate, on one side of which a circuit pattern 2 made of a conductor is formed.
この回路パターン２の形成方法としては、銅張積層板の
銅箔をエツチングすることにより形成する方法あるいは
その他従来公知の方法により形成する。The circuit pattern 2 can be formed by etching the copper foil of a copper-clad laminate or by other conventionally known methods.
しかる後、前記回路パターン２の各回路３の端部に設け
られた電子部品のリードを接続する各ランド４を囲繞す
るソルダーレジスト６を施す。Thereafter, a solder resist 6 is applied to surround each land 4 to which the lead of an electronic component provided at the end of each circuit 3 of the circuit pattern 2 is connected.
このソルダーレジスト６は通常のソルダーレジストイン
クを使用してスクリーン印刷により施すとともに各ラン
ド４の外径と同一径あるいは、第１図に示す如くそれよ
り若干大径の内径と幅が０．５ＩＩ１）程度の環状のソ
ルダーレジスト６を形成することによって実施する。This solder resist 6 is applied by screen printing using ordinary solder resist ink, and has an inner diameter and a width of 0.5 II 1) that are the same diameter as the outer diameter of each land 4 or slightly larger than the outer diameter as shown in FIG. This is carried out by forming a ring-shaped solder resist 6 of approximately 100 mL.
従って各ランド４と各環状のソルダーレジスト６間には
内外径間に間隔７が形成される。Therefore, a gap 7 is formed between each land 4 and each annular solder resist 6 between the inner and outer diameters.
尚、各ランド４と各環状のソルダーレジスト６において
、隣接するランド４の環状のソルダーレジスト６は、そ
のオーバーラツプ部分６ａは相互の環状部分を同一環状
部分によって形成される。In each land 4 and each annular solder resist 6, the overlapping portions 6a of the annular solder resists 6 of adjacent lands 4 are formed by the same annular portion.
さらに、前記各ランド４を囲繞するソルダーレジスト６
の形成後、前記回路パターン２のうちの各ランド４を残
して全面にソルダーレジスト８を施すことによりプリン
ト配線板１０を製造する。Furthermore, a solder resist 6 surrounding each land 4 is provided.
After forming, a printed wiring board 10 is manufactured by applying a solder resist 8 to the entire surface of the circuit pattern 2 except for each land 4.
この回路パターン２の全面に施すソルダーレジスト８は
、前記各ランド４部分においては、各ランド４の外径よ
り大径で、かつ前記各環状のソルダーレジスト６の外径
より小径の部分を残して施すものである。The solder resist 8 applied to the entire surface of the circuit pattern 2 has a diameter larger than the outer diameter of each land 4 in each land 4 portion, and leaves a portion with a smaller diameter than the outer diameter of each annular solder resist 6. It is something that is given.
因で、か＼る実施例によれば、回路パターン２の全面に
対するソルダーレジスト８に先立って環状のソルダーレ
ジスト６を施すもので、回路パターン２における環状の
ソルダーレジスト６は当該部分のみの位置合わせにて足
り、環状のソルダーレジスト６の実施に当っての整合作
業を簡易化し得るとともに整合作業の簡易化により、各
ランド４の環状のソルダーレジスト６の形成をバラツキ
なく形成し得る。Therefore, according to this embodiment, the annular solder resist 6 is applied before applying the solder resist 8 to the entire surface of the circuit pattern 2, and the annular solder resist 6 on the circuit pattern 2 is applied only to the positioning of the relevant part. This suffices to simplify the alignment work when implementing the annular solder resist 6, and by simplifying the alignment work, the annular solder resist 6 on each land 4 can be formed without variation.
しかも、図示の如く、ランド４の外径と環状のソルダー
レジスト６の内径間に間隙７を設けることにより、さら
に前記各作用を向上し得る。Furthermore, as shown in the figure, by providing a gap 7 between the outer diameter of the land 4 and the inner diameter of the annular solder resist 6, each of the above-mentioned effects can be further improved.
加えて、各ランド４の電子部品のリードの挿入孔９に対
して電子部品のリード（図示しない）を挿入して半田付
けを行った場合、各ランド４を囲繞する環状のソルダー
レジスト６の盛り上りに゛よって半田のヒュレフトが高
くなりかつ各ランド４間における半田の橋絡を防止する
ことができる。In addition, when an electronic component lead (not shown) is inserted into the electronic component lead insertion hole 9 of each land 4 and soldered, the annular solder resist 6 surrounding each land 4 The rising height increases the height of the solder and prevents solder bridging between the lands 4.
さらに、この各ランド４の各環状のソルダーレジスト６
の形成後における、各ランド４を残しての全面ソルダー
レジスト８の形成に当っては、特に、各ランド４と各環
状のソルダーレジスト６との関係において、各ランド４
の外径より大径であるとともに各環状のソルダーレジス
ト６の外径より小径の部分を残して施すものであるから
、ソルダーレジスト８を施す際のスクリーン印刷におけ
る各ランド４との整合作業がさらに簡易化され、ソルダ
ーレジスト８自体の作業が簡易かつ的確化することがで
きることに加えて各ランド４部分に対するソルダーレジ
ストインクのニジミを防止することができる。Furthermore, each annular solder resist 6 of each land 4
When forming the entire surface solder resist 8 leaving each land 4 after forming, in particular, in the relationship between each land 4 and each annular solder resist 6, each land 4
Since the solder resist 8 is applied while leaving a portion with a smaller diameter than the outer diameter of each annular solder resist 6, alignment work with each land 4 during screen printing when applying the solder resist 8 is further simplified. This simplifies the operation of the solder resist 8 itself, making it easier and more accurate to work with the solder resist 8 itself, and also prevents the solder resist ink from bleeding onto each land 4 portion.
（第２実施例）
第２図は本発明プリント配線板の製造方法の第２実施例
を示すプリント配線板の部分的な平面図である。(Second Embodiment) FIG. 2 is a partial plan view of a printed wiring board showing a second embodiment of the method for manufacturing a printed wiring board of the present invention.
か＼る実施例の場合には、前記第１実施例における各ラ
ンド４に対するソルダーレジスト６の形成方法を異にす
るものである。In the case of this embodiment, the method of forming the solder resist 6 on each land 4 is different from that of the first embodiment.
１すなわち、第１実施例では各ランド４を囲繞するソル
ダーレジストを環状のソルダーレジスト６によって施し
たのであるが、か−る実施例の場合には、各ランド４の
外径より若干大径の孔部６０ａを残し、かつ各ランド４
を囲繞する外径が長方形のソルダーレジスト６０を施す
ことに実施したものである。1. That is, in the first embodiment, the solder resist surrounding each land 4 was applied using an annular solder resist 6, but in the case of this embodiment, a ring-shaped solder resist 6 with a diameter slightly larger than the outer diameter of each land 4 was applied. Leaving the hole 60a and each land 4
This is implemented by applying a solder resist 60 with a rectangular outer diameter surrounding the area.
従って、その他の方法にあっては第１実施例と同一であ
り、図中同一構成部分については同一番号を付して、そ
の説明を省略する。Therefore, other methods are the same as those in the first embodiment, and the same components in the figures are designated by the same numbers and their explanations will be omitted.
尚、ソルダーレジス）６０の外形の形状については長方
形に限定されず、設計に従った各種形状により実施し得
る。Note that the outer shape of the solder resist 60 is not limited to a rectangular shape, and can be implemented in various shapes according to the design.
また、前記第１実施例と同一の作用効果をこの第２実施
例においても得られるものである。Further, the same effects as in the first embodiment can be obtained in this second embodiment.
さらに、前記第１．第２実施例では、−部分の各ランド
４に対する実施例について説明したが、当然回路パター
ン２における半田付けするランド全部についてソルダー
レジスト６．６０を施して実施することは言うまでもな
い。Furthermore, the above-mentioned No. 1. In the second embodiment, the embodiment for each land 4 in the negative portion has been described, but it goes without saying that solder resist 6.60 is applied to all the lands to be soldered in the circuit pattern 2.
本発明によれば、回路パターンのうちの半田付けするラ
ンドに対するソルダーレジストを簡易、的確に施し得る
とともに半田付けするランドを残して全面に施すソルダ
ーレジストの整合作業の簡易化を計れ、かつその際のラ
ンド部分に対するニジミを防止することができる等の効
果を有する。According to the present invention, it is possible to easily and accurately apply a solder resist to lands to be soldered in a circuit pattern, and to simplify the alignment work of applying the solder resist to the entire surface while leaving the lands to be soldered. It has an effect such as being able to prevent bleeding on the land portion of.
第１図は本発明プリント配線板の製造方法の第１実施例
を示すプリント配線板の部分的な平面図、第２図は同第
２実施例を示すプリント配線板の部分的な平面図である
。
１・・・絶縁基板
２・・・回路パターン
３・・・回路
４・・・ランド
６．８．６０・・・ソルダーレジスト
７・・・間隙
９・・・挿入孔
１０・・・プリント配線板FIG. 1 is a partial plan view of a printed wiring board showing a first embodiment of the method for manufacturing a printed wiring board of the present invention, and FIG. 2 is a partial plan view of a printed wiring board showing a second embodiment of the same. be. 1... Insulating board 2... Circuit pattern 3... Circuit 4... Land 6.8.60... Solder resist 7... Gap 9... Insertion hole 10... Printed wiring board
Claims (3)
と、前記回路パターンのうちの半田付けするランドを囲
繞するソルダーレジストを施す工程と、前記半田付けす
るランドの径より大径で、かつ当該ランドを囲繞する前
記ソルダーレジスト部の外径より小径の部分を残して前
記回路パターンの前面にソルダーレジストを施す工程と
から成るプリント配線板の製造方法。(1) A step of forming a circuit pattern of a conductor on an insulating substrate, a step of applying a solder resist that surrounds a land to be soldered in the circuit pattern, and a step of forming a solder resist having a diameter larger than that of the land to be soldered, and A method for manufacturing a printed wiring board comprising the step of applying a solder resist to the front surface of the circuit pattern, leaving a portion smaller in diameter than the outer diameter of the solder resist portion surrounding the land.
ストを施す工程は、前記半田付けするランドの外径より
若干大径の内径を有し、かつ幅が０．５ｍｍ以上の環状
のソルダーレジストを施して成る特許請求の範囲第１項
記載のプリント配線板の製造方法。(2) In the step of applying a solder resist surrounding the land to be soldered, an annular solder resist having an inner diameter slightly larger than the outer diameter of the land to be soldered and a width of 0.5 mm or more is applied. A method for manufacturing a printed wiring board according to claim 1, comprising:
ストを施す工程は、前記半田付けするランドの外径より
若干大径の内径を有する前記ランドの囲繞孔と列設する
ランドを囲繞する長方形状の外形のソルダーレジストを
施して成る特許請求の範囲第１項記載のプリント配線板
の製造方法。(3) The step of applying a solder resist that surrounds the land to be soldered includes applying a solder resist that surrounds the land that is arranged in line with the surrounding hole of the land that has an inner diameter slightly larger than the outer diameter of the land that is to be soldered. A method for manufacturing a printed wiring board according to claim 1, which comprises applying a solder resist having an external shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14878786A JPS635593A (en) | 1986-06-25 | 1986-06-25 | Manufacture of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14878786A JPS635593A (en) | 1986-06-25 | 1986-06-25 | Manufacture of printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635593A true JPS635593A (en) | 1988-01-11 |
| JPH0558278B2 JPH0558278B2 (en) | 1993-08-26 |
Family
ID=15460675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14878786A Granted JPS635593A (en) | 1986-06-25 | 1986-06-25 | Manufacture of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635593A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096868U (en) * | 1983-12-07 | 1985-07-02 | 株式会社ケンウッド | printed wiring board |
-
1986
- 1986-06-25 JP JP14878786A patent/JPS635593A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096868U (en) * | 1983-12-07 | 1985-07-02 | 株式会社ケンウッド | printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0558278B2 (en) | 1993-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288493A (en) | Part terminal number display for circuit board | |
| US20020112348A1 (en) | Component mounting method | |
| US5010448A (en) | Printed circuit board | |
| US4779339A (en) | Method of producing printed circuit boards | |
| JPS635593A (en) | Manufacture of printed wiring board | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JPH07123180B2 (en) | Method for manufacturing circuit board device | |
| JPS61110490A (en) | Resist film formation for printed circuit board | |
| JPH07254778A (en) | Cream solder printing method of surface packaged printed wiring board | |
| JP2561642B2 (en) | Method of forming positioning marks for printed wiring board components | |
| JPH02148884A (en) | Electronic component mounting land and formation thereof | |
| JPS58102597A (en) | Electronic circuit board | |
| JPH07304Y2 (en) | Mask for solder paste printing | |
| JP2606304B2 (en) | Cream solder printing method | |
| JPS6141272Y2 (en) | ||
| JPH0548257A (en) | Manufacture of printed board | |
| JPS61264783A (en) | Printed wiring board and manufacture thereof | |
| JPH0714673U (en) | Hybrid integrated circuit board | |
| JPH05129767A (en) | Printed wiring board | |
| JPS5849653Y2 (en) | printed wiring board | |
| JPH0383393A (en) | Printed circuit board | |
| JPH08130361A (en) | Printed wiring board | |
| JPH09135070A (en) | Printed-board | |
| JPH0634710Y2 (en) | Printed wiring board | |
| JPH07111374A (en) | Printed wiring board and manufacture thereof |