JPH0558278B2 - - Google Patents

Info

Publication number
JPH0558278B2
JPH0558278B2 JP61148787A JP14878786A JPH0558278B2 JP H0558278 B2 JPH0558278 B2 JP H0558278B2 JP 61148787 A JP61148787 A JP 61148787A JP 14878786 A JP14878786 A JP 14878786A JP H0558278 B2 JPH0558278 B2 JP H0558278B2
Authority
JP
Japan
Prior art keywords
land
solder resist
circuit pattern
solder
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61148787A
Other languages
Japanese (ja)
Other versions
JPS635593A (en
Inventor
Yasuaki Ootani
Fusao Orukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
Original Assignee
Nippon CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp filed Critical Nippon CMK Corp
Priority to JP14878786A priority Critical patent/JPS635593A/en
Publication of JPS635593A publication Critical patent/JPS635593A/en
Publication of JPH0558278B2 publication Critical patent/JPH0558278B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント配線板の製造方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for manufacturing a printed wiring board.

〔従来の技術〕[Conventional technology]

一般にプリント配線板は、絶縁基板に所要の回
路パターンを導電体を介して形成するとともに、
この回路パターンに対して所要の電子部品を組込
むことにより構成される。
In general, printed wiring boards are made by forming the required circuit pattern on an insulating substrate via a conductor.
It is constructed by incorporating required electronic components into this circuit pattern.

そして、前記プリント配線板に対する電子部品
の組込みは、プリント配線板に電子部品を実装し
た状態下に、前記プリント配線板の回路パターン
面を溶融半田槽や噴流式半田槽に浸漬して回路パ
ターン面に半田を付着させて前記電子部品のリー
ドと回路パターンを電気的、機械的に結合するこ
とにより実施されている。
In order to assemble the electronic components onto the printed wiring board, the circuit pattern surface of the printed wiring board is immersed in a molten solder tank or jet solder tank while the electronic components are mounted on the printed wiring board. This is accomplished by attaching solder to the leads of the electronic component and the circuit pattern to electrically and mechanically connect them.

また、前記回路パターンと電子部品のリードと
の半田付けは、予め両者の結合部品のみに半田が
付着するように、例えば回路パターンのうちの半
田付けするランド部分を除いて、その全面にソル
ダーレジストが施されるが、回路パターンの小型
に伴い、隣接回路の間隔が狭くなり、かつ電子部
品のリードとの接続ランドの間隔も狭くなること
によつて、前記ソルダーレジストの本来の作用が
損なわれ前記半田付けによつてランド相互間にお
ける橋絡現象が発生し、その修正作業等が要求さ
れる場合が存在した。
Furthermore, when soldering the circuit pattern and the lead of the electronic component, for example, a solder resist is applied to the entire surface of the circuit pattern except for the land portion to be soldered so that the solder adheres only to the connected parts of the two. However, as circuit patterns become smaller, the distance between adjacent circuits becomes narrower, and the distance between connecting lands with leads of electronic components also becomes narrower, which impairs the original function of the solder resist. There have been cases where a bridging phenomenon occurs between lands due to the soldering, and correction work is required.

従つて、かゝる半田の橋絡を防止するために、
特にランド間隔の狭い部分における半田の橋絡を
防止する目的を以て、前記プリント配線板の製造
に当り、絶縁基板に導電体パターンを印刷し、こ
の導電体パターンの形成面に半田付けするランド
を残して全面に第1層の半田付抵抗層を形成し、
かつ少なくともランド間隔の狭い部分に半田の橋
絡を防止する橋絡防止用の半田付抵抗層を上記第
1層の半田付抵抗層上に形成する方法が採用さ
れ、またかゝる方法は特公昭54−41162号公報に
よつても開示されるに至つている。
Therefore, in order to prevent such solder bridging,
In order to prevent solder bridging, especially in areas where the land spacing is narrow, when manufacturing the printed wiring board, a conductor pattern is printed on the insulating substrate, and lands to be soldered are left on the surface on which the conductor pattern is formed. to form a first layer of soldering resistance layer on the entire surface,
In addition, a method is adopted in which a soldering resistance layer for preventing solder bridging is formed on the first layer soldering resistance layer to prevent solder bridging at least in areas where the land spacing is narrow. It has even been disclosed in Publication No. 54-41162.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかるに、前記第1層の半田付抵抗層を形成
し、しかる後に、この第1層の半田付抵抗層上に
橋絡防止用の半田付抵抗層を形成する方法は、前
記第1層の半田付抵抗層が導電体パターンの形成
面に半田付けするランドを残して全面に形成する
ものであるから半田付けするランドを残すための
整合精度に高い精度が要求されるとともにこの第
1層の半田付抵抗層の形成後に、この第1層の半
田付け抵抗層上に橋絡防止用の半田付抵抗層を形
成するものであるため、前記半田付けするランド
を残すための整合精度に加えて、半田付けするラ
ンド部分に半田付抵抗層を形成する際のスクリー
ン印刷によるソルダーレジストインクがニジミ出
してしまう等の欠点を有するものであつた。
However, the method of forming the first layer of soldering resistance layer and then forming a soldering resistance layer for preventing bridging on the first layer of soldering resistance layer is a method in which the soldering resistance layer of the first layer is Since the resistive layer is formed on the entire surface of the conductor pattern, leaving a land to be soldered, high alignment precision is required to leave the land to be soldered, and the solder of this first layer is required to be highly accurate. After the formation of the soldering resistive layer, a soldering resistive layer for bridging prevention is formed on the first layer of soldering resistive layer, so in addition to the alignment accuracy for leaving the land to be soldered, This method has drawbacks such as smearing of solder resist ink caused by screen printing when forming a soldering resistance layer on a land portion to be soldered.

因て、本発明は従来の前記欠点に鑑みてなされ
たもので、前記従来のソルダーレジストの実施に
際する整合精度に比較してラフな整合精度による
実施を可能ならしめるとともにランド部分へのニ
ジミのないソルダーレジストの実施と、さらには
ランドと電子部品のリードとの半田付けにおける
半田ヒユレツトの品質を向上し得るプリント配線
板の製造方法の提供を目的とするものである。
Therefore, the present invention has been made in view of the above-mentioned drawbacks of the conventional solder resist, and enables implementation with rough matching accuracy compared to the matching accuracy when implementing the conventional solder resist, and prevents bleeding on the land portion. It is an object of the present invention to provide a method for manufacturing a printed wiring board that can implement a solder resist without any cracks and further improve the quality of a solder hunk in soldering between a land and a lead of an electronic component.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のプリント配線板の製造方法は、絶縁基
板に導電体の回路パターンを形成する工程と、前
記回路パターンのうちの半田付けするランドを囲
繞するソルダーレジストを、前記ランドとこれを
囲繞するレジスト間に間隔を形成しつつ施す工程
と、前記半田付けするランドの径より大径で、か
つ当該ランドを囲繞する前記ソルダーレジスト部
の外径より小径の部分を残して前記回路パターン
の全面にソルダーレジストを施す工程とから成る
ものである。
The method for manufacturing a printed wiring board of the present invention includes the steps of forming a conductive circuit pattern on an insulating substrate, applying a solder resist surrounding a land to be soldered in the circuit pattern, and applying a solder resist to the land and a resist surrounding the land. solder on the entire surface of the circuit pattern, leaving a portion with a diameter larger than the diameter of the land to be soldered and smaller than the outer diameter of the solder resist portion surrounding the land; This process consists of a step of applying a resist.

〔作用〕[Effect]

本発明は、回路パターン面における半田付けす
るランドを囲繞するソルダーレジストを施した
後、前記回路パターンの全面にソルダーレジスト
を施すもので、整合精度の難易性を軽減して作業
性を向上し、高い整合精度によらずに的確なソル
ダーレジストを施し得るとともにランド部分に対
するソルダーレジストのニジミを防止し、かつ半
田付けするランドを囲繞するソルダーレジストを
施すことにより半田付のヒユレツトを高くするこ
とができ、半田付け部のバラツキをなくし、品質
の安定性を向上し得る。
The present invention applies a solder resist that surrounds a land to be soldered on a circuit pattern surface, and then applies a solder resist to the entire surface of the circuit pattern, thereby reducing difficulty in alignment accuracy and improving workability. It is possible to apply an accurate solder resist without relying on high alignment accuracy, prevent the solder resist from bleeding to the land portion, and increase the height of the solder resist by applying the solder resist that surrounds the land to be soldered. , it is possible to eliminate variations in soldered parts and improve quality stability.

〔実施例〕〔Example〕

以下本発明プリント配線板の製造方法の実施例
を図面とともに説明する。
Embodiments of the method for manufacturing a printed wiring board of the present invention will be described below with reference to the drawings.

(第1実施例) 第1図は本発明プリント配線板の製造方法の第
1実施例を示すプリント配線板の部分的な平面図
である。
(First Example) FIG. 1 is a partial plan view of a printed wiring board showing a first example of the method for manufacturing a printed wiring board of the present invention.

図面において、1は絶縁基板で、この片面には
導電体から成る回路パターン2を形成する。
In the drawings, reference numeral 1 denotes an insulating substrate, on one side of which a circuit pattern 2 made of a conductor is formed.

この回路パターン2の形成方法としては、銅張
積層板の銅箔をエツチングすることにより形成す
る方法あるいはその他従来公知の方法により形成
する。
The circuit pattern 2 can be formed by etching the copper foil of a copper-clad laminate or by other conventionally known methods.

しかる後、前記回路パターン2の各回路3の端
部に設けられた電子部品のリードを接続する各ラ
ンド4を囲繞するソルダーレジスト6を施す。
Thereafter, a solder resist 6 is applied to surround each land 4 to which the lead of an electronic component provided at the end of each circuit 3 of the circuit pattern 2 is connected.

このソルダーレジスト6は通常のソルダーレジ
ストインクを使用してスクリーン印刷により施す
とともに各ランド4の外径と同一径あるいは、第
1図に示す如くそれより若干大径の内径と幅が
0.5mm程度の環状のソルダーレジスト6を形成す
ることによつて実施する。
This solder resist 6 is applied by screen printing using ordinary solder resist ink, and has an inner diameter and width that are the same as the outer diameter of each land 4 or slightly larger than the outer diameter as shown in FIG.
This is carried out by forming an annular solder resist 6 of about 0.5 mm.

従つて各ランド4と各環状のソルダーレジスト
6間には内外径間に間隔7が形成される。
Therefore, between each land 4 and each annular solder resist 6, a gap 7 is formed between the inner and outer spans.

尚、各ランド4と各環状のソルダーレジスト6
において、隣接するランド4の環状のソルダーレ
ジスト6は、そのオーバーラツプ部分6aは相互
の環状部分を同一環状部分によつて形成される。
In addition, each land 4 and each annular solder resist 6
In the annular solder resists 6 of adjacent lands 4, the overlapping portions 6a are formed by the same annular portions.

さらに、前記各ランド4を囲繞するソルダーレ
ジスト6の形成後、前記回路パターン2のうちの
各ランド4を残して全面にソルダーレジスト8を
施すことによりプリント配線板10を製造する。
Further, after forming the solder resist 6 surrounding each land 4, a solder resist 8 is applied to the entire surface of the circuit pattern 2, leaving each land 4, thereby manufacturing the printed wiring board 10.

この回路パターン2の全面に施すソルダーレジ
スト8は、前記各ランド4部分においては、各ラ
ンド4の外径より大径で、かつ前記各環状のソル
ダーレジスト6の外径より小径の部分を残して施
すものである。
The solder resist 8 applied to the entire surface of the circuit pattern 2 has a diameter larger than the outer diameter of each land 4 in each land 4 portion, and leaves a portion with a smaller diameter than the outer diameter of each annular solder resist 6. It is something that is given.

因て、かゝる実施例によれば、回路パターン2
の全面に対するソルダーレジスト8に先立つて環
状のソルダーレジスト6を施すもので、回路パタ
ーン2における環状のソルダーレジスト6は当該
部分のみの位置合わせにて足り、環状のソルダー
レジスト6の実施に当つての整合作業を簡易化し
得るとともに整合作業の簡易化により、各ランド
4の環状のソルダーレジスト6の形成をバラツキ
なく形成し得る。
Therefore, according to such an embodiment, circuit pattern 2
The annular solder resist 6 is applied before the solder resist 8 is applied to the entire surface of the circuit pattern 2, and the annular solder resist 6 in the circuit pattern 2 only needs to be aligned in that part. The alignment work can be simplified, and the annular solder resist 6 on each land 4 can be formed without variation due to the simplification of the alignment work.

しかも、図示の如く、ランド4の外径と環状の
ソルダーレジスト6の内径間に間隙7を設けるこ
とにより、さらに前記各作用を向上し得る。
Furthermore, as shown in the figure, by providing a gap 7 between the outer diameter of the land 4 and the inner diameter of the annular solder resist 6, each of the above-mentioned effects can be further improved.

加えて、各ランド4の電子部品のリードの挿入
孔9に対して電子部品のリード(図示しない)を
挿入して半田付けを行つた場合、各ランド4を囲
繞する環状のソルダーレジスト6の盛り上りによ
つて半田のヒユレツトが高くなりかつ各ランド4
間における半田の橋絡を防止することができる。
In addition, when an electronic component lead (not shown) is inserted into the electronic component lead insertion hole 9 of each land 4 and soldered, the annular solder resist 6 surrounding each land 4 As the solder height increases due to the upward movement, each land 4
It is possible to prevent solder bridging between the two.

さらに、この各ランド4の各環状のソルダーレ
ジスト6の形成後における、各ランド4を残して
の全面ソルダーレジスト8の形成に当つては、特
に、各ランド4と各環状のソルダーレジスト6と
の関係において、各ランド4の外径より大径であ
るとともに各環状のソルダーレジスト6の外径よ
り小径の部分を残して施すものであるから、ソル
ダーレジスト8を施す際のスクリーン印刷におけ
る各ランド4との整合作業がさらに簡易化され、
ソルダーレジスト8自体の作業が簡易かつ的確化
することができることに加えて各ランド4部分に
対するソルダーレジストインクのニジミを防止す
ることができる。
Furthermore, after the formation of each annular solder resist 6 on each land 4, when forming the entire surface solder resist 8 except for each land 4, in particular, the difference between each land 4 and each annular solder resist 6 is In this regard, each land 4 in screen printing when applying the solder resist 8 is applied leaving a portion larger in diameter than the outer diameter of each land 4 and smaller in diameter than the outer diameter of each annular solder resist 6. This further simplifies the task of aligning with
In addition to making the work on the solder resist 8 itself easier and more accurate, it is also possible to prevent the solder resist ink from bleeding onto each land 4 portion.

(第2実施例) 第2図は本発明プリント配線板の製造方法の第
2実施例を示すプリント配線板の部分的な平面図
である。
(Second Embodiment) FIG. 2 is a partial plan view of a printed wiring board showing a second embodiment of the method for manufacturing a printed wiring board of the present invention.

かゝる実施例の場合には、前記第1実施例にお
ける各ランド4に対するソルダーレジスト6の形
成方法を異にするものである。
In the case of such an embodiment, the method of forming the solder resist 6 on each land 4 is different from that of the first embodiment.

すなわち、第1実施例では各ランド4を囲繞す
るソルダーレジストを環状のソルダーレジスト6
によつて施したのであるが、かゝる実施例の場合
には、各ランド4の外径より若干大径の孔部60
aを残し、かつ各ランド4を囲繞かる外径が長方
形のソルダーレジスト60を施すことに実施した
ものである。
That is, in the first embodiment, the solder resist surrounding each land 4 is an annular solder resist 6.
However, in the case of such an embodiment, a hole 60 having a diameter slightly larger than the outer diameter of each land 4 was formed.
This is done by applying a solder resist 60 having a rectangular outer diameter and surrounding each land 4, leaving the area a.

従つて、その他の方法にあつては第1実施例と
同一であり、図中同一構成部分については同一番
号を付して、その説明を省略する。
Therefore, other methods are the same as those in the first embodiment, and the same components in the figures are designated by the same numbers and their explanations will be omitted.

尚、ソルダーレジスト60の外形の形状につい
ては長方形に限定されず、設計に従つた各種形状
により実施し得る。
Note that the outer shape of the solder resist 60 is not limited to a rectangle, and may be implemented in various shapes according to the design.

また、前記第1実施例と同一の作用効果をこの
第2実施例においても得られるものである。
Further, the same effects as in the first embodiment can be obtained in this second embodiment.

さらに、前記第1,第2実施例では、一部分の
各ランド4に対する実施例について説明したが、
当然回路パターン2における半田付けするランド
全部についてソルダーレジスト6,60を施して
実施することは言うまでもない。
Furthermore, in the first and second embodiments, an embodiment for each land 4 of a portion was described;
Needless to say, solder resists 6 and 60 are applied to all the lands to be soldered in the circuit pattern 2.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、回路パターンのうちの半田付
けするランドに対するソルダーレジストを簡易、
的確に施し得るとともに半田付けするランドを残
して全面に施すソルダーレジストの整合作業の簡
易化を計れ、かつその際のランド部分に対するニ
ジミを防止することができる等の効果を有する。
According to the present invention, the solder resist for the land to be soldered in the circuit pattern can be easily and
It has the effect of being able to apply the solder resist accurately, simplifying the alignment work of applying the solder resist to the entire surface leaving the lands to be soldered, and preventing bleeding on the land portions at that time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明プリント配線板の製造方法の第
1実施例を示すプリント配線板の部分的な平面
図、第2図は同第2実施例を示すプリント配線板
の部分的な平面図である。 1……絶縁基板、2……回路パターン、3……
回路、4……ランド、6,8,60……ソルダー
レジスト、7……間隙、9……挿入孔、10……
プリント配線板。
FIG. 1 is a partial plan view of a printed wiring board showing a first embodiment of the method for manufacturing a printed wiring board of the present invention, and FIG. 2 is a partial plan view of a printed wiring board showing a second embodiment of the same. be. 1...Insulating board, 2...Circuit pattern, 3...
Circuit, 4... Land, 6, 8, 60... Solder resist, 7... Gap, 9... Insertion hole, 10...
printed wiring board.

Claims (1)

【特許請求の範囲】[Claims] 1 絶縁基板に導電体の回路パターンを形成する
工程と、前記回路パターンのうちの半田付けする
ランドを囲繞するソルダーレジストを前記各ラン
ドとこれを囲繞するレジスト間に間隔を形成しつ
つ施す工程と、前記半田付けするランドの径より
大径で、かつ当該ランドを囲繞する前記ソルダー
レジスト部の外径より小径の部分を残して前記回
路パターンの全面にソルダーレジストを施す工程
とから成るプリント配線板の製造方法。
1. A step of forming a conductor circuit pattern on an insulating substrate, and a step of applying a solder resist surrounding the lands to be soldered in the circuit pattern while forming a gap between each of the lands and the resist surrounding the lands. , a step of applying a solder resist to the entire surface of the circuit pattern, leaving a portion having a diameter larger than the diameter of the land to be soldered and smaller in diameter than the outer diameter of the solder resist portion surrounding the land. manufacturing method.
JP14878786A 1986-06-25 1986-06-25 Manufacture of printed wiring board Granted JPS635593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14878786A JPS635593A (en) 1986-06-25 1986-06-25 Manufacture of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14878786A JPS635593A (en) 1986-06-25 1986-06-25 Manufacture of printed wiring board

Publications (2)

Publication Number Publication Date
JPS635593A JPS635593A (en) 1988-01-11
JPH0558278B2 true JPH0558278B2 (en) 1993-08-26

Family

ID=15460675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14878786A Granted JPS635593A (en) 1986-06-25 1986-06-25 Manufacture of printed wiring board

Country Status (1)

Country Link
JP (1) JPS635593A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6096868U (en) * 1983-12-07 1985-07-02 株式会社ケンウッド printed wiring board

Also Published As

Publication number Publication date
JPS635593A (en) 1988-01-11

Similar Documents

Publication Publication Date Title
US5368883A (en) Method and stencil design for printing non-planar hybrid circuits
US20020112348A1 (en) Component mounting method
US5010448A (en) Printed circuit board
JPH08236914A (en) Solder mask for bonding pad on surface of printed wiring board
US4779339A (en) Method of producing printed circuit boards
JPH0558278B2 (en)
JPH057072A (en) Printed wiring board
JPS5853890A (en) Method of soldering electronic part
JPH07142821A (en) Printed wiring board
JP2561642B2 (en) Method of forming positioning marks for printed wiring board components
JP2606304B2 (en) Cream solder printing method
JPH02148884A (en) Electronic component mounting land and formation thereof
JPH07304Y2 (en) Mask for solder paste printing
JPS5849653Y2 (en) printed wiring board
JPH06326446A (en) Board and manufacture thereof
JPH0516199B2 (en)
JPH0767001B2 (en) Substrate for electronic parts
JPH04373156A (en) Printing method of cream solder
JP2603863B2 (en) Printed wiring board
JPH0634710Y2 (en) Printed wiring board
JPH09135070A (en) Printed-board
JPS63204790A (en) Printed wiring board
JPH0621604A (en) Circuit board device having chip electronic components mounted thereon
JPH0548257A (en) Manufacture of printed board
JPH01217994A (en) Printed wiring board