JPS6355637A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理技術さらにはプログラム制御方
式のシステムにおける命令形式に適用して特に有効な技
術に関し、例えばディスプレイスメント（もしくはオフ
セット）付きの命令の構成方式に利用して有効な技術に
関する。

［従来技術］ マイクロプロセサには、種々のアドレッシング・モード
が設けられている。このうち、特定のレジスタの内容か
らの相対位置を示すディスプレイスメントを有するいわ
ゆるディスプレイスメント付レジスタ間接アドレッシン
グ・モードの場合、従来はオペランド指定部でディスプ
レイスメント付のアドレッシング・モードであることを
指示し、ディスプレイスメントはその後に続く拡張部と
呼ばれ・る別のワードの中に置かれるようにされていた
（米国特許第４２４１３９７号、あるいは［株］日立製
作所、１９８２年９月発行、「日立マイクｏコンピュー
タ、ＳＥＭＩＣＯＮＤＵＣＴＥＲＤＡ−ＴＡＢ○○Ｋ、
８／１６ビツトマイクロコンビＴＬＴり」第９４５頁〜
９５２頁参照参照）。

［発明が解決しようとする問題点］ 上記の場合、ディスプレイスメントの大きさにかかわら
ずディスプレイスメント付アドレッシング・モードの命
令が冗長であり、その全命令の実行速度が遅くなってい
た。

しかるに１本発明者らが高級言語で記述されたプログラ
ムのコンパイル結果を解析したところ、スタックポイン
タやフレームポインタをベースとしたディスプレイスメ
ント付しジスタ間接アドレッシング・モードが高頻度で
現れ、しかもそのディスプレイスメント値が小さいもの
が、圧倒的に多いことが分かった。

この発明の目的は、ディスプレイスメント付の命令の実
行速度を上げると共に、プログラムの長さを短縮してメ
モリの使用効率を向上させることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、比較的小さいディスプレイスメントを持ち、
しかも特定のレジスタからのディスプレイスメント付し
ジスタ間接アドレッシング・モードの命令については、
オペランド指定部を、特定のレジスタからのショートデ
ィスプレイスメント付レジスタ間接であることを示す部
分と、ショートディスプレイスメント値を示す部分とに
より構成するものである。

［作用］ スタックポインタおよびフレー１１ポインタからのショ
ートディスプレイスメントを、アドレッシング・モード
の中に組み込んで拡張部を不要にしてコ・−ド効率を向
上させることができるようにし。

これによって、ディスプレイスメント付の命令の実行速
度を上げると共に、プログラムの長さを短縮してメモリ
の使用効率を向上させることができる。

［実施例］ 第１図および第２図には、本発明を適用したオペランド
指定部を有する命令のフォーマットの一例が示されてい
る。このうち、第１図は２オペランド命令を、また第２
図は１オペランド命令のフォーマットを示す、特に制限
されないが、この実施例の命令は１６ビツトを１単位と
して構成されている。

すなわち、この実施例のオペランド命令を実行するマイ
クロプロセサは、１６ビツトを基本単位としている。従
って、インストラクションに対するアドレスも、１６ビ
ツトが最小単位となっている。マイクロプロセサ内では
、この１６ビツトが常に同時に読み込まれるため、１６
ビツト内での配置には本質的な意味はない、このような
命令の最小単位を、ワードと呼ぶことにする。

第１図に示す２オペランド命令は、先頭の第１ワードが
、第１のオペランドの実効アドレスを計算するのに必要
な情報がコード化されたオペランド指定部ＥＡＩを含む
構成とされている。オペランド指定部ＦＡＩは、特に制
限されないが８ビツトで構成されている。また、第１ワ
ードには上記オペランド指定部ＦＡＩの他にクラス指定
部ＣＬ。

モード指定部ＭＤ、サイズ指定部ＳＺＩが設けられてい
る。クラス指定部ＣＬは、この命令では１６ビツト中の
上位５ビツトからなり、上位５ビツトが唯一特定の状ｆ
ｉ（例えばオール″１′″またはオール“０”等）にな
ったとき、この命令が２オペランド命令であることを指
定する。

上記モード指定部ＭＤとサイズ指定部ＳＺＩは、それぞ
れ１ビツトと２ビツトで構成されており、各コードは例
えば第３図に示すように定義される。

すなわち、王−ド指定部ＭＤではアドレス計算後にオペ
ランドをフェッチするか否かを指定する。

命令の中には、オペランドフェッチを行わずアドレス・
計算のみ行い、それを所望のレジスタにいれるような命
令があるので、このビットを用いて識別することができ
る。

一方、サイズ指定部ＳＺ１は、オペランドのすイズが８
．１６．３２または６４ビツトのいずれであるか指定す
る。これによって、メモリもしくはレジスタ内からこの
コードに応じたビット数のデータを取り出すようにする
ことができる。

２オペランド命令の中には、例えばレジスタ相対のよう
なアドレッシング・モードに応じてディスプレイスメン
ト（もしくはオフセット）等を入れる拡張部が、１ワー
ドまたは２ワ一ド以上必要なことがある。そこで、この
実施例ではこの第１オペランドの拡張部ＥＸＩが、上記
第１ワードの後の第２ワード以下に続くように構成され
ている。

そして、この第１オペランド拡張部ＥＸＩに続く第ｎワ
ードにオペレーション指定部ＯＰが入るようにされる。

ただし、オペレーション指定部○Ｐの幅は、必要な命令
の種類との関係で１６ビツト全部はいらない。そこでこ
の実施例では、第ｎワードの上位６ビツトをオペレーシ
ョン指定部ＯＰとし、残りのフィールドには８ビツト幅
の第２オペランド指定部ＥＡ２と、第２オペランドのサ
イズを示す２ビツト幅のサイズ指定部ＳＺ２が設けられ
ている。

このようにして、オペレーション指定部ＯＰと第２オペ
ランド指定部ＥＡ２とにより第ｎワードが構成されると
ともに、必要に応じて上記第２オペランドの拡張部ＥＸ
２が上記第ｎワードの次の第ｎ＋１ワード以下に続くよ
うにされている。

一方、第２図に示す１オペランド命令と０オペランド命
令は２ビツトのクラス指定部ＣＬを有しており、このク
ラス指定部ＣＬによって、それぞれ１オペランド命令ま
たはＯオペランド命令であることが指定される。

また、１オペランド命令は前記２オペランド命令の第ｎ
ワードと同じように、オペレーション指定部ＥＡおよび
オペランドのサイズ指定部ＳＺとを備えた構成にされて
いる。これによって、１オペランド命令は、オペランド
の実効アドレス計算と命・令の実行を速やかに行うこと
ができる。なお。

１オペランド命令も前記２オペランド命令と同じように
拡張部を有する場合には、オペレーション指定部ＯＰお
よびオペランド指定部ＥＡ等からなる上記ワードの後に
続く、第２ワード以下に拡張部が入るようにされる。

第４図に本発明に係るショートディスプレイスメント付
命令のオペランド指定部ＥＡの構成例を示す。

すなわち、この実施例では、８ビツトで構成されたオペ
ランド指定部ＥＡの上位側３ビツトＡＭで７ドレツシン
グ・モードを指定し、下位側４ビツトにディスプレイス
メント値ｄｉｓｐを入れるようになっている。さらに残
るビットＰには、このシ目−トディスプレイスメント付
しジスタ間接モードに使用されるポインタのサイズを指
定するようになっている。ポインタサイズが、固定の場
合にはビットＰを省略してもよい。

第５図に上記のような形式のショートディスプレイスメ
ント付レジスタ間接モードを含むオペランド指定部の具
体的なコードの割り付けおよびモードの種類を示す。こ
の実施１例では、マイクロプロセサ内のレジスタのうち
特に使用頻度の高いスタックポインタおよびフレームポ
インタを基準とするディスプレイスメント付アドレッシ
ング・モードがショートディスプレイスメント・モード
として定義されている。つまり、ここでは上位３ビツト
のコードがｒｌＯＩＪのときスタックポインタ相対ショ
ートディスプレイスメント・モードを、また同３ビツト
がｒｌｏＯＪのときフレームポインタ相対ショートディ
スプレイスメント・モードであることをそれぞれ指示す
る。

そして、このコードの後のビットＰでポ・インタのサイ
ズを指示すると共に、残りの下位４ビツトにディスプレ
イスメント値ｄｉｓｐが入っている。

従って、この実施例に従うと、オペランド指定部をデコ
ードするだけで第６図に示すように、スタックポインタ
の示すアドレスからディスプレイスメント値ｄｉｓｐだ
け離れた位置のオペランドをフェッチすることができる
ようになる。

同様に、サブルーチンコールにおけるバラ、メータの引
渡しなどに使用されるフレームポインタを基準とするデ
ィスプレイスメント付命令を実行する場合にも、オペラ
ンド指定部をデコードするだけでオペランドをフェッチ
することができる。

このように、上記実施例では指定できるディスプレイス
メント値の幅は狭いが、オペランド指定部の入っている
ワードの次のワードに入る拡張部なしに、ディスプレイ
スメント付の命令を実行することができる。しかして、
本発明者らが知得したところによると、プログラム中で
使用されるディスプレイスメント付の命令のほとんどは
ディスプレイスメント値が小さいので、上記のごとく４
ビット幅設けることにより大部分をカバーすることがで
きる。また、この実施例ではプログラム中における使用
頻度に鑑みてショートディスプレイスメント・モードの
対象となるレジスタを、スタックポインタとフレームポ
インタに限定した。従って、必要ならば他のレジスタ相
対ショートディスプレイスメント・モードを設けること
も可能である。

さらに、この実施例では、従来と同様に拡張部を使用し
たアドレッシング・モードも用意されている。第５図に
おいて記号ｒｏ０１ＰＲｎＪで示されているのがそれで
ある。ここで、Ｒｎはレジスタ番号を指定するコードで
ある。このアドレッシング・モードを使用すれば拡張部
を必要とするが、例えば１６ビツトで示されるような大
きなディスプレイスメント付の命令を実行することがで
きる。しかも、このアドレッシング・モードを用いると
、基準になるレジスタも任意に指定することができる。

なお、上記実施例のオペランド指定部の構成例（第５図
）において、符号ＳＳで示されているビットは、各々の
アドレッシング・モードにおける拡張部の大きさを示す
もので、例えばＳＳが「０１」のときは拡張部が１６ビ
ツト、［１０）のときは３２ビツト、「１１」のときは
６４ビツトと定義される。また、ショートリテラルと定
義されたアドレッシング・モードに対応されたコード中
ｒト１ｔｅｒａｌＪで示されている部分にはリテラル値
すなわち即値データが入る。

［発明の効果コ 比較的小さいディスプレイスメントを持ち、しかも特定
のレジスタからのディスプレイスメント付しジスタ間接
アドレッシング・モードの命令については、オペランド
指定部を、特定のレジスタからのショートディスプレイ
スメント付しジスタ間接であることを示す部分と、ショ
ートディスプレイスメント値を示す部分とにより構成し
たので、スタックポインタおよびフレームポインタから
のディスプレイスメント値を、アドレッシング・モード
の中に組み込んで拡張部を不要にしてコード効率を向上
させることができるという作用により。

ディスプレイスメント付の命令の実行速度が向上される
と共に、プログラムの長さが短縮されてメモリの使用効
率が向上されるようになるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
命令のフェッチ単位が１６ビツトである場合のオペラン
ド命令の形成方式について説明したが、命令の構成単位
が１６ビツトに限らず８ビツトあるいは３２ビツトの場
合にも適用することができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプロセサの
命令形式に適用した場合について説明したが、この発明
はそれに限定されるものでなく、計算機やミニコン等プ
ログラム制御方式のデータ処理システム一般の命令形式
に利用することができる。

【図面の簡単な説明】

第１図および第２図は本発明に係るオペランド指定部が
適用可能な２オペランド命令および１オペランド命令の
構成例を示す説明図、 第３図はそのモード指定部およびサイズ指定部の定義を
示す説明図、 第１４図は本発明におけるオペランド指定部の構成例を
示す説明図。 第５図はそのオペランド指定部の具体的構成例を示す説
明図、 第６図はスタックポインタを基準レジスタとするディス
プレイスメント付命令の作用を示す説明図である。 ＯＰ・・・・オペレーション指定部、ＥＡＩ、ＥＡ２゜
ＥＡ・・・・オペランド指定部、ＳＺＩ、ＳＺ２．ＳＺ
・・・・オペランドサイズ指定部、ＣＬ・・・・クラス
指定部、ｄｉｓｐ・・・・ディスプレイスメント。 第　　１　　図 第　　２　　図 第　　３　　図 ゲ訃ット 第　　５　　図 第　　６　　図 、３２　　　　　　　　　０

Claims (1)

1. 【特許請求の範囲】 １、オペランド指定部を有する命令であって、そのオペ
   ランド指定部は少なくとも特定のレジスタを基準とする
   ディスプレイスメント付きのアドレッシングモードであ
   ることを指示する部分と、ディスプレイスメント値の入
   る部分とにより構成されてなる命令を有することを特徴
   とするデータ処理システム。 ２、上記特定レジスタは、スタックポインタもしくは／
   およびフレームポインタであることを特徴とする特許請
   求の範囲第１項記載のデータ処理システム。 ３、上記オペランド指定部は、上記特定レジスタのサイ
   ズを指定するビットを含むことを特徴とする特許請求の
   範囲第１項もしくは第２項記載のデータ処理システム。