JPS635533A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JPS635533A
JPS635533A JP15038286A JP15038286A JPS635533A JP S635533 A JPS635533 A JP S635533A JP 15038286 A JP15038286 A JP 15038286A JP 15038286 A JP15038286 A JP 15038286A JP S635533 A JPS635533 A JP S635533A
Authority
JP
Japan
Prior art keywords
arsine
iii
nitride film
reaction tube
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15038286A
Other languages
English (en)
Inventor
Asako Jitsukawa
實川 朝子
Shinji Fujieda
信次 藤枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15038286A priority Critical patent/JPS635533A/ja
Publication of JPS635533A publication Critical patent/JPS635533A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はm−v族化合物半導体上に窒化アルミニウム
膜を形成させる方法に関するものである。
〔従来の技術〕
m−v族化合物半導体は高電子移動度をもつため、高速
集積回路用素子材料として注目されている。このうち燐
化インジウム(InP)は集積回路の構成単位に適した
構造のMIS(Metal−Insulator−3s
miconductor)構造素子の特性が他のm−v
族化合物半導体よりも良好であることからその実用化が
期待されている。このためInPのMIS構造素子の検
討が進められ、絶縁膜についてもA1□03.SL、O
,AINといったさまざまな種類が試みられてきた(例
えばアブライドフィジクスレター(P、N、Favan
nec;A−pPly、Phys、Latt、34. 
(11)、807(1979))、。
〔発明が解決しようとする問題点〕
しかし、これら絶縁膜とInPとの界面の電気特性は、
すでに超高集積回路まで実現されたシリコンのMOS 
(Metal−Oxide−3emiconducto
r)構造素子と比べて格段に悪い、たとえばn型InP
上に気相成長法によりシリコン酸化膜を堆積させた構造
のXISダイオードの特性はn型InPとしては良好で
あるが、空乏領域から反転側にかけて異常な周波数分散
がみられる。この異常な周波数分散は絶縁膜の種類、作
製法、熱処理によって変化し、原因は界面近傍に存在す
る膜中のトラップを含めた広い意味の界面準位が高密度
にあるためと考えられている。
このような高密度な界面準位が発生する機構については
いまだ確立された段階にはないが、InがSin、膜中
へ容易に外部拡散することから(C,W、Wi−1+m
5en atal;Insulating Films
 Physics Confere−nca、50.(
4)、251(1980))、Sin、/InPの界面
にはInの空孔が導入され、その結果発生した表面欠陥
が界面準位として振舞うものと推定される。さらにIn
Pを含む■−■族化合物半導体表面は容易に酸素を吸着
し、自然酸化層といわれる数1OAの酸化層がしばしば
形成されることはよく知られた現象であるが、その理由
としてシン・ソリッド・フィルムス(Thin 5ol
id Fi1++s、56,1.(1979))の中に
、酸素はV族の孤立電子対を吸引するため■族の価電子
軌道が変化して、界面準位の原因になると説明している
。これらはいずれも半導体表面と酸素に関与した現象と
考えられ、m−v族化合物半導体において良好なMIS
特性を得るには少なくとも酸素の吸着を避けることが必
要と考えられる。さらに半導体表面の元素の価電子軌道
を変化させることなくダングリングボンドを閉じること
が必要であり、こうした要請に答えるものとして同じ仲
間のm−v族化合物が考えられる。
本発明の目的はm−v族化合物で絶縁性の高い窒化アル
ミニウム膜を■−■族化合物半導体上に形成させる際に
酸素の吸着や酸化を回避することにより良好な電気特性
を示す界面を得ることにある。
〔問題点を解決するための手段〕
本発明の要旨とするところは■−■族化合物半導体上に
アルミニウム膜を堆積する前にアルシン雰囲気中で熱処
理を行うことにより、該半導体表面に吸着した酸素や該
半導体表面の自然酸化層を取り除くことにある。
〔実施例〕
以下この発明の実施例を図に基づき説明する。
第1図は窒化アルミニウム膜の形成に用いた気相成長装
置であり、石英反応管1中にInP基板2をカーボンサ
セプター3上にのせた状態を示している。気相成長装置
は残留ガスの影響を小さくするためにリークタイトな構
造となっており、到達真空度はI X 10−’ to
rrと通常の気相成長装置より3桁程度高−い、基板加
熱は高周波電源8と高周波コイル10による高周波誘導
加熱法によりカーボンサセプター3を加熱することによ
り行う、アルシン及び原料ガスの導入はステンレス管5
,6.7より行い1石英反応管1の内部は減圧排気用ロ
ータリーポンプ4で減圧排気を行う。
第2図は作製した試料について基板温度と各種ガス導入
とのタイミングを示している。試料は窒化アルミニウム
膜を堆積する前のアルシン雰囲気中での熱処理の有無と
してa、bの2種類作製した。
アルシン雰囲気中での熱処理は基板温度が200℃に到
達したところでアルシンガス(AsH3)を導入し、4
70℃まで昇温したあとその温度を10分間保持し、そ
の後、540℃まで急熱し、次いで堆積温度の400℃
に急冷した後、アルシンガスを排気することにより行っ
た。窒化アルミニウム膜の堆積は、まず窒素原料ガスの
ヒドラジン(NIH,)を導入し、1分後にアルミニウ
ム原料ガスのトリメチルアルミニウム(TMA)を、各
々水素をキャリアガスとして導入することによって行っ
た。
本発明の効果を評価するために、堆積した窒化アルミニ
ウム膜の上直径500Mの金の円形電極を蒸着し、裏面
にInを半田付けすることによりにISダイオードを作
製した。第3図(a) 、 (b)は作製したMISダ
イオードの容量−電圧特性である。測定周波数は10,
100.1000にHzの3種類である。この図から堆
積前にアルシン雰囲気中で熱処理を行った試料aでは空
乏領域から反転側にかけての周波数分散を取り除くこと
ができたことがわかる。第4図は測定周波数、 100
0KHzの容量−電圧特性からターマン法により界面準
位密度を計算し表面電位に対してプロットした結果であ
る。第3図の結果から予想されるように試料aの界面準
位密度は試料すより減少し最小値は約−指示さい、ここ
で行った堆積前のアルシン雰囲気中で熱処理により有効
に自然酸化層1表面に吸着した酸素を除去でき良好な特
性を示したと考えられる。
なお熱処理のピーク温度は500℃から600℃の範囲
で有効であることを確認した。
〔発明の効果〕
以上のように本発明によれば、界面準位密度の小さい良
好な特性のにIS構造素子を得ることができる効果を有
するものである。
【図面の簡単な説明】
第1図は実施例に用いた窒化アルミニウム膜を形成させ
るための気相成長装置の概略図、第2図は実施例で作製
した試料について基板温度と各種ガス導入とのタイミン
グを示す図、第3図(a) 、 (b)は実施例で作製
したにISダイオードの容量−電圧特性を示す図、第4
図は実施例で作製したにISダイオードの容量−電圧特
性より計算した界面準位密度分布を示す図である。 1は石英反応管、2はInP基板、3はカーボンサセプ
ター、4はロータリーポンプ、5,6.7はアルシン及
び原料ガス導入用ステンレス管、8は高周波電源、9は
高周波コイル、10は冷却水である。

Claims (1)

    【特許請求の範囲】
  1. (1)III−V族化合物半導体上に窒化アルミニウム膜
    を形成させる前にアルシン雰囲気中で熱処理することを
    特徴とする絶縁膜の形成方法。
JP15038286A 1986-06-25 1986-06-25 絶縁膜の形成方法 Pending JPS635533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15038286A JPS635533A (ja) 1986-06-25 1986-06-25 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15038286A JPS635533A (ja) 1986-06-25 1986-06-25 絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPS635533A true JPS635533A (ja) 1988-01-11

Family

ID=15495774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15038286A Pending JPS635533A (ja) 1986-06-25 1986-06-25 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPS635533A (ja)

Similar Documents

Publication Publication Date Title
US5250149A (en) Method of growing thin film
KR20100033328A (ko) 산화막 제거를 위한 기판세정 처리방법
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
JP2002234799A (ja) SiC膜の製造方法、及びSiC多層膜構造の製造方法
JPS6043819A (ja) 気相反応方法
JPH08321448A (ja) 真空排気装置、半導体製造装置及び真空処理方法
JPS6119101B2 (ja)
Kunii et al. Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
CN113053731B (zh) 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
US5610097A (en) Method for forming electrode on semiconductor
JPS635533A (ja) 絶縁膜の形成方法
JP4032889B2 (ja) 絶縁膜の形成方法
CN110808282A (zh) 一种制备碳化硅mosfet栅介质层的方法
JPH0524990A (ja) ダイヤモンドの表面処理方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JPS6294942A (ja) 薄膜の製造方法
JPS6236632B2 (ja)
Murota Epitaxial growth techniques: low-temperature epitaxy
JP2917900B2 (ja) Iii −v族化合物半導体基板の表面処理方法
JPH1041312A (ja) 化合物半導体の熱処理方法
TW201615879A (zh) 高溫二氧化矽原子層沉積技術
JPS6390138A (ja) 半導体表面の清浄化方法
JP2521952B2 (ja) 半導体化炭素薄膜の製造方法
JPH0243720A (ja) 分子線エピタキシャル成長方法