JPS6354897A - 時分割通話路スイツチｌｅｎ変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子交換機、とくに、その時分割通話路スイ
ッチにおける論理加入者線収容位置番号（ＬＥＮ）と物
理ＬＥＮとを対応づけるＬＥＮ変換方式に関するもので
ある。

（従来の技術） 周知のように時分割通話路スイッチでは、その人出側間
でタイムスロットの入換えを行なうことによって人出ハ
イウェイ間の交換が行なわれる。

時分割通話路スイッチはタイムスロットメモリを有し、
それへの入タイムスロットデータの書込みは、その記憶
位置アドレス順に順番書込みにて行なわれる。タイムス
ロットメモリからのタイムスロットデータの読出しは、
スイッチ制御メモリに格納されているアドレスに従って
ランダムに行なわれる。スイッチ制御メモリ自体の読出
し動作は順番読出しであるので、その各記憶位置の内容
を交換機の中央制御系から操作することによって。

任意の入出間のタイムスロットの入換えを行なうことが
できる。

タイムスロットメモリに入出力するハイウェイ上のタイ
ムスロットは、加入者線と１対１に対応しているので、
ＬＥＮとして扱われる。それらのタイムスロットの順番
は一般に、時分割通話路スイッチの多重化則によって決
められる。これをここでは物理ＬＥＮと称することとす
る。しかし、交換機の交換処理プログラムが管理するＬ
ＥＮは通常、その交換機における加入者回路の実装位置
、ハイウェイ種別、チャネル番号など、システムの運用
を考慮して適切な番号が決められる。これをここでは論
理ＬＥＮと称する０両者は当然１対１に対応しているが
、その順序は必ずしも一致するとは限らない。

交換処理プログラムなどの交換機のアプリケーションソ
フトは論理ＬＥＮで定義され、時分割通話路スイッチの
ハードウェアは物理ＬＥＮで動作する。したがって交換
システムにて適切に交換を行なうには１両者の対応をと
ること、換言すれば。

論理ＬＥＮから物理ＬＥＮを求めたり、物理ＬＥＮから
論理ＬＥＮを求めたりするＬＥＮの相互変換が必要であ
る。

従来の交換機ではこのＬＥＮ変換は、時分割通話路スイ
ッチに設けられたハードウェアとしてのＬＥＮ変挽変格
回路って行なわれていた。より具体的には、この変換回
路は、交換処理プログラムが扱う論理ＬＥＮを時分割通
話路スイッチにおけるタイムスロットの順番に対応した
値、すなわち物理ＬＥＮに変換する回路である。たとえ
ば、スイッチ制御メモリのアドレス指定回路に設けられ
たアドレス変換回路と、スイッチ制御メモリの出力側に
おけるタイムスロットメモリのアドレス指定回路に設け
られたデータ変換回路とで構成される。

アドレス変換回路は、中央制御系から与えられるＬＥＮ
、すなわちプロセッサバスアドレスをスイッチ制御メモ
リアドレスに変換する。またデータ変換回路は、スイッ
チ同書メモリから読み出されたデータをタイムスロット
メモリのアドレスに変換する。これらのハード回路によ
ってＬＥＮの相互変換が行なわれていた。

（発明が解決しようとする問題点） ところで、単に同速の／＼イウエイを収容する時分割通
話路スイッチでは、多重化則も比較的単純であるので、
前述のＬＥＮ変換回路もビット位置を入れ換えるだけの
比較的単純な布線論理構成で十分であった。しかし、時
分割通話路スイッチのもつタイムスロットの限界内で異
速度のシリアル／Ｘイウエイを任意に収容する時分割通
話路スイッチでは、多重化法則が複雑であり、したがっ
て単純なＬＥＮ変換方式では十分に対処しきれないこと
があった。場合によってはランダムなＬＥＮ変換パター
ンを生成することが要求される。

このような複雑なＬＥＮ変換を実現するためのＬＥＮ変
換回路は、多重化則の複雑さに応じてハードウェア量が
増加する。これは、時分割通話路スイッチ装置全体の大
型化を招くのみならず、その電力消費も増大する。また
、ハイウェイ収容の構成変更があると、ＬＥＮ変換回路
のハードウェアに求められる変更が過大となり、これに
応するには困難をきたすことがあった。

本発明はこのような従来技術の欠点を解消し、装置が小
型で運用性の高い時分割通話路スイッチＬＥＮ変換方式
を提供することを目的とする。

（問題点を解決するための手段） 本発明は上述の問題点を解決するために、電子交換シス
テムの時分割通話路スイッチを制御する交換処理プログ
ラムが扱う加入者線収容位置番号と時分割通話路スイッ
チにおける通信用タイムスロットの番号とを対応づける
時分割通話路スイッチＬＥＮ変換方式は、加入者線収容
位置番号と通信用タイムスロットの番号との対応を規定
する変換テーブルと、変換テーブルを索引して加入者線
収容位置番号から通信用タイムスロット番号への変換を
行なう変換プログラムとが電子交換システムの主記憶装
置上に配備され、交換処理プログラムが時分割通話路ス
イッチの通話路設定を行なうときは、変換プログラムを
コールし、変換プログラムは、加入者線収容位置番号に
基づいて変換テーブルを索引し、加入者線収容位置番号
に対応する通信用タイムスロット番号を求め、時分割通
話路スイッチは、求めた通信用タイムスロット番号に応
じた通話路を設定する。

（作　用） 本発明によれば、交換処理プログラムは、時分割通話路
スイッチで通話路設定の際、変換プログラムを呼び出し
、変換プログラムは、加入者線収容位置番号に基づいて
変換テーブルを索引して加入者線収容位置番号に対応す
る通信用タイムスロット番号を求める。求めた通信用タ
イムスロット番号はスイッチ制御メモリのアドレスおよ
びデータとしてスイッチ制御メモリに与えられ、時分割
通話路スイッチはこれに応じて通話路パスを設定する。

変換プログラムは、変換テーブルを索引して通信用タイ
ムスロット番号から加入者線収容位置番号を求めること
もできる。

（実施例） 次に添付図面を参照して本発明による時分割通話路スイ
ッチＬＥＮ変換方式の実施例を詳細に説明する。

第１図を参照すると、本発明による時分割通話路スイッ
チＬＥＮ変換方式が適用される電子交換システムの時分
割通話路スイッチ（ＴＳＷ）　１００がプロセッサバス
（ＰＢＵＳ）　１２０によって中央処理系の中央制御装
置（ＣＰＵ）　１２２　オヨび主記憶装ａｔ（ＭＭ）　
１２４ニ接続されている。

たとえば、加入者回路からの複１１Ｎ木の入シリアルハ
イウェイ１２６は、直並列変換回路（Ｓ／Ｐ）１０４を
介して多重化回路（ＭＰＸ）　１０１に収容されている
。　ＰＣ）Ｉ化されたシリアルハイウェイ１２Ｂは、直
並列変換回路１０４にて並列データに変換され、多重化
回路１０１にて複数８本が多重化され、時間的に区切ら
れたデータ列としての入タイムスロットとして出力１１
２に出力される。

多重化回路１０１の出力１１２はタイムスロットメモリ
（ＴＳＭ）　１０２の書込み側に接続されている。タイ
ムスロットメモリ１０２は第２図に示すように、複数ｎ
の記憶位はを有し、それぞれの記憶位とに入タイムスロ
ッ）１１２からのデータが書き込まれる。タイムスロッ
トメモリ１０２の記憶位置アドレス１〜ｎは、本実施例
では説明の便宜上、入タイムスロ、）１１２の番号に対
応させている。それらの記憶位置に書き込むための書込
みアドレスは、ライトカウンタ（ＷＣＮＴ）　１０Ｂに
よって指定され、ライトカウンタ１０６は書込みアドレ
スを順番に歩進させる。したがって、タイムスロットメ
モリ１０２の各記憶位置には、入タイムスロット１１２
の順番にデータが格納される。

タイムスロットメモリ１０２の読出し出力１１３は、分
離化回路（ＤＭＰＸ）　１０３に接続されている０分離
化回路１０３は、多重化回路１０１にて多重された並列
タイムスロットの多重化を解いて複数Ｎ木の並列ハイウ
ェイにする多重分離回路である。その分離された出力は
、並直列変換回路（Ｐ／Ｓ）　１０５を介して出シリア
ルハイウェイ１２８に接続されている。並直列変換回路
１０５は、並列データを直列ハイウェイに変換する信号
変換回路である。

ｎ木の入出力ハイウェイ】２Ｂおよび１２８は、本実施
例では第２図に示すように加入者Ａ−Ｎに対応している
。多重化回路１０１および分離化回路１０３は、それぞ
れこれらの入出力ハイウエイ１２６および１２８として
異なる速度のハイウェイを収容することができる。

ところで、タイムスロットメモ１，１１０２からのデー
タの読出しは、スイッチ制御メモリ（ｓｅｘ）１１０に
て制御される。スイッチ制御メモリ１１０は、第２図に
示すように複数ｎの記憶位置を有し、各記憶位置にはタ
イムスロットメモリ１０２の読出しアドレスが格納され
る。スイッチ制御メモリ１１０の記憶位置アドレス１〜
ｎは、第２図では丸印にて示されているが、本実施例で
は説明の便宜上、出タイムスロット１１３の番号に対応
させている。

スイッチ制御メモリ１１０の読出しアドレスは、中央制
御装置１２２の制御の下にプロセッサバス１２０からプ
ロセッサバスインタフェース（ＰＲＵＳＩＮＦ）　１１
１を通して書き込まれる。その書込みデータすなわちス
イッチ制御メモリ１１０の読出しアドレスは、プロセッ
サバス１２０からインタフェース１１１を通してデータ
線１３０に与えられ、スイッチ制御メモリ１１０の書込
みアドレスは、同様にプロセッサバス１２０からインタ
フェース１１１を通してアドレス線１１５に与えられる
。

スイッチ制御メモリ１１０の読出しアドレスは、リード
カウンタ（ＲＣＮＴ）　ｔｏ？によって指定され、ライ
トカウンタ１０６は読出しアドレスを順番に歩進させる
。したがって、スイッチ制御メモリ１１０に格納されて
いるタイムスロットメモリ１０２の読出し記憶位置のア
ドレス情報は、スイッチ制御メモリ１１０のアドレスの
順番に読み出され、この読み出されたアドレス情報で指
定されたタイムスロットメモリ１０２の記憶位置に格納
されている通信データがタイムスロットメモリ１０２か
ら読み出され、出タイムスロット１１３に出力される。

スイッチ制御メモリ１１０へのデータの書込みは、中央
制御装ｇｉ１２２のプロセッサバス１２０との間で確立
されたインタフェースにより常時アクセス回部に構成さ
れている。したがって、中央処理系によって実行される
交換処理プログラムは、スイッチ制御メモリ１１０の所
望の記憶位置にタイムスロットメモリ１０２の所望の記
憶位ｌのアドレスを設定することによって、任意の入タ
イムスロットからのデータを任意の出タイムスロットに
スイッチすることができる。

このように本実施例では、スイッチ制御メモリ１１０の
アドレスが出タイムスロットｌ１３の番号に相当し、ス
イッチ制御メモリ１１０の各記憶位置に書き込むデータ
が入タイムスロット１１２の番号に対応する。このデー
タは本実施例では、プロ上−２サバス１２０から供給さ
れるプロセッサバスアドレスと正に同じもの、すなわち
物理ＬＥＮそのものである０本実施例では、交換処理プ
ログラムの扱う論理ＬＥＮは、後述のスイッチ制御メモ
リコントロールシステム（ＳＣにＣ８）によって物理Ｌ
ＥＮにＲｅされ、この物理ＬＥＮがプロセッサバス１２
０からスイッチ制御メモリ１１０に書き込まれる。

従来方式による時分割通話路スイッチでは、第１図およ
び第２図に点線にて示すように、ＬＥＮ変換のための回
路、すなわちアドレス変換部２００およびデータ変換部
２０２がハードウェアとして設けられていた。アドレス
変換部２００は、プロセッサバス１２０から与えられる
プロセッサバスアドレスすなわち論理ＬＥＭをスイッチ
制御メモリ１１０のアドレスに変換するアドレス変換を
行なう、データ変換部２０２は、スイッチ制御メモリ１
１０から読み出されたデータをタイムスロットメモリ１
０２のアドレスすなわち物理ＬＥＮに変換するデータ変
換を行なう、中央制御系は、交換処理プログラムにて扱
う論理ＬＥＮをプロセッサバス１２０に与え、これをア
ドレス変換部２００およびデータ変換部２０２によって
物理ＬＥＮに変換するＬＥＭ変換をこれらの変換回路２
００および２０２のハードウェアによって実現していた
。

しかし本発明の実施例では、これらのＬＥＮ変換回路が
設けられてなく、プロセッサバスインタフェース１１１
のアドレス出力線がスイッチ制御メモリ１１０のアドレ
ス線に直接接続され、またスイッチ制御メモリ１１０の
データ読出し線１１４がタイムスロットメモリ１０２の
アドレス線に直接接続されている。

論理ＬＥＮと物理ＬＥＮの相互変換は、本実施例では主
記憶装置１２４上における変換ルーチン３０１．おおよ
び変換テーブル３０２．３０３　（第３図）によって実
現されている。変換ルーチン３０１は、これらの変換テ
ーブル３０２および３０３を索引してＬＥＮの変換を行
なう制御手順である。変換テーブル３０２は、主記憶ア
ドレスが論理ＬＥＨに対応し、各アドレスの記憶位置に
物理ＬＥＮが格納されている。変換ルーチン３０１は変
換テーブル３０２を参照して論理ＬＥＮから物理ＬＥＮ
を導出する。また変換テーブル３０３は、主記憶アドレ
スが物理ＬＥＨに対応し、各アドレスの記憶位置に論理
ＬＥＮが格納されている。変換ルーチン３０１は変換テ
ーブル３０３を参照して物理ＬＥＮから論理ＬＥＮを導
出する。

論理ＬＥＭは交換処理プログラムが管理する０通常これ
は、たとえば交換システムにおける加入者回路の実装位
ｎ、ハイウェイ種別、チャネル番号など、システムの運
用を考慮して適切な番号が決められる。物理ＬＥＮは一
般に、時分割通話路スイッチ１００の多重他剤によって
決められる。物理ＬＥＮは論理ＬＥＮと１対１に対応し
、時分割通話路スイッチ１００内の通信データを時間的
に区切った通信用時間スロットすなわちタイムスロット
の番号を示す。

第４図に示すように、交換処理プログラムは本実施例で
は、変換ルーチン３０１をコールすることによってスイ
ッチ制御メモリ１１０にアクセスする。論理ＬＥＮから
物理ＬＥＮへの変換操作Ｓ１、および物理ＬＥＮから論
理ＬＥＮへの変換操作Ｓ２は、変換ルーチンをコールす
ることによって行なわれる。

たとえば時分割通話路スイッチ１００内で通話バスを設
定する際、中央制御系の交換処理プログラムはまず、被
接続先の出側論理ＬＥＮ　４０１をキーとして変換ルー
チン３０１をコールする。変換ルーチン３０１は、出側
論理ＬＥＮ　４０１に応じた主記憶装置１２４のアドレ
スによって変換テーブル３０２を索引しく４０Ｅｉ）　
、対応する物理ＬＥＮ　４０３を読み出す、同様の手順
によって交換処理プログラムは、この出側ＬＥＮと接続
したい入側論理ＬＥＮ　４０２から変換ルーチン３０１
をコールし、変換ルーチン３０１ば変換テーブル３０３
を使用してそれに対応する物理ＬＥＮ４０４を導出する
　（４０７）、こうして得られた出物理ＬＥＮ　４０３
がアドレスとして示すスイッチ制御メモリ１１０の記憶
位置に、やはり得られた入物理ＬＥＮ４０４をデータと
して書き込むと、以降は、スイッチ制御メモリ１１０の
前述の制御動作により、出物理ＬＥＮ　４０３に入物理
ＬＥＮ　４０４が、すなわち出論理ＬＥＮ　４０１に入
論理１．ＥＸ　４０２が接続される。

ところで、スイッチ制御メモリ１１０の記憶内容から、
ある出論理ＬＥＨにどの人論理ＬＥＮが接続されている
かを知ることかでさる０、まず、所望の出論理ＬＥＮ　
４０１を入力し、これは変換ルーチン３０１によって対
応する物理ＬＥＮ　４０３に変換される（４０Ｂ）、こ
れをスイッチ制御メモリ１１０に読出しアドレスとして
与える。このアドレスの記憶位置に記憶されているデー
タをスイッチ制御メモリ１１０から読み出し、これがそ
の出側ＬＥＨに接続されている入側ＬＥＮの物理ＬＥＮ
　４０４である０次に物理ＬＥＮ　４０４に対して変換
ルーチン３０１を実行しく４０８）　、対応する入論理
ＬＥＮ　４０２が得られる。これが出論理ＬＥＮ　４０
１に接続されている入論理ＬＥＮである。

第５図を参照すると、時分割通話路スイッチ１００本体
すなわちそのハードウェアは、スイッチ制御メモリコン
トロールシステム（ｓｃｘｃｓ）　５０２によって包み
込まれている。スイッチ制御メモリコントロールシステ
ム５０２は、スイッチ制御メモリ１１０を制御するプロ
グラムシーケンスであす、上述したＬＥＮ変換ルーチン
３０１もこれに含まれている。なお、時分割通話路スイ
ッチ１００はＬＥＮ変換のためのハードウェア２００お
よび２０２を有していないことは勿論である。スイッチ
制Ｗメモリコントロールシステム１００をさらに包囲す
る形で呼処理などの交換処理プログラムなどの各種アプ
リケーションプログラム５０３が位養し、各種アプリケ
ーションプログラム５０３がスイッチ制御メモリ１１０
を制御する際、スイッチ制御メモリコントロールシステ
ム５０２を介する構成をとっている。

第６図の状態遷移図には、アプリケーションプログラム
５０３が出論理ＬＥＮ　１に入論理ＬＥＮ　２を接続す
る処理の流れの例を示す、これは、スイッチ制御メモリ
コントロールシステム５０２内の接続ルーチンがコール
されたとき、すなわちアプリケーションプログラム５０
３が所望の人出ＬＥＮ間の接続を設定する際の処理の概
要を示すものである。ここでは、スイッチ制御メモリコ
ントロールシステム５０２とアプリケーションプログラ
ム５０３の間のインタフェースを規定せず、本発明の理
解に必要な機能を単なる一例として説明する。

アプリケーションプログラム５０３はまず、接続すべき
出論理ＬＥＮ　１５よび入論理ＬＥＮ　２を所定のレジ
スタまたは主記憶装置１２４の記憶領填にセラ）Ｌ（８
０Ｇ）、スイッチ制御メモリコントロールシステム５０
２の接続ルーチンを通常のアクセス方法によってコール
する　（８０１）、スイッチ制御メモリコントロールシ
ステム５０２は、セットされた出論理ＬＥＮ　１および
入論理ＬＥＮ　２を変換ルーチン３０１に従って対応の
出物理ＬＥＮ　１および入物理ＬＥＮ　２に変換する　
（６０２〜６０４）、こうして得られた出物理ＬＥＮ　
１がアドレスとして示すスイッチ制御メモリ１１０の記
憶位置に入物理ＬＥＮ　２を書き込む（８０Ｂ）、書込
み後、その出物理ＬＥＮ　１がアドレスとして示すスイ
ッチ制御メモリ１１０の記憶位置からデータを読み出し
、これが先に得られた入物理ＬＥＮ　２と一致するか否
かを照合する　（８０７）、これによってスイッチ制御
メモリ１１０への書込みの正常性を確認する。その結果
は、スイッチ制御メモリコントロールシステム５０２か
らアプリケーションプログラム５０３に報告される。な
お、この接続ルーチンはスイッチ制御メモリコントロー
ルシステム５０２の代表的処理の１つであり、他の処理
は本発明の理解に直接関係ないので、説明を省略する。

（発明の効果） このように本発明による時分割通話路スイッチＬＥＮ変
換方式では、論理ＬＥＮと物理ＬＥＮの相互変換を行な
うための変換テーブルと変換ルーチンを中央制御系の主
記憶装置上に具備し、アプリケーションプログラムが入
力した論理ＬＥＮまたは物理ＬＥＭから対応の物理１．
ＥＮまたは論理ＬＥＮを得て接続設定などのアプリケー
ションを実行する。したがって、アプリケーションソフ
トが時分割通話路スイッチの多重化則を意識せずＬＥＮ
を扱うことができる。また、時分割通話路スイー２チＬ
ＥＮにおけるタイムスロットの収容変更、すなわち多重
化則の変更に際しては変換ルーチンにおけるＬＥＮ変換
テーブルの変更で対処することができるので、柔軟性の
あるシステムが構築される０時分割通話路スイッチのハ
ードウェアにＬＥＮ変換回路が設けられていないことは
、装置を小型化し、消費電力を減少させる。このように
小型で運用性の高いシステムが提供される。

なお、時分割通話路スイッチのバージョンアップなどハ
ードウェアの変更を伴うＬＥＮ収容数の変更は、アプリ
ケーションが扱うＬＥＮ構成を承継するようにＬＥＮ変
換ルーチンのもつ変換テーブルを構成すれば、アプリケ
ーションソフトの承継が可１七であり、アプリケーショ
ンを含めたシステムの）Ａ展性が拡大される。

【図面の簡単な説明】

第１図は１本発明による時分割通話路スイッチＬＥＭ変
換方式が適用される時分割通話路スイッチの構成例を示
す中継方式図、 第２図は、第１図に示す時分割通話路スイッチの動作を
説明する説明図、 第３図は、同時分割通話路スイー２チにおけるＬＥＮ変
換に関する主記憶装置上の構成を示す図。 第４図は主記憶装置上でのＬＥＮ変換操作を示す状態図
、 第５図はＬＥＮ変換処理の階層構成を示す図。 第６図は、アプリケーションプログラムが所望の出論理
ＬＥＮと入論理ＬＥＮを接続する処理の流れの例を示す
状態遷移図である。 主要部分の符号の説明 １００、、、時分割通話路スイッチ １０２、、、タイムスロットメモリ １（１Ｂ、、、ライトカウンタ ＋０７．、、リードカウンタ １１０１１．スイッチ制御メモリ １２２、、、中央制御装置 １２４、、、主記憶装置 ３０１、　＋　、　Ｌ、ＥＮ変換ルーチン３０２．３０
３．ＬＥＮ変換テーブル 特許出願人　沖電気工業株式会社 代　理　人　香取　孝雄 丸山　隆夫 主記憶装置上でのＬＥＮ変換操作 第４図 ＬＥＮ変換処理の階層構成 第５図 ＬＥＮ変換処理の例 第６図

Claims (1)

1. 【特許請求の範囲】 １、電子交換システムの時分割通話路スイッチを制御す
   る交換処理プログラムが扱う加入者線収容位置番号と該
   時分割通話路スイッチにおける通信用タイムスロットの
   番号とを対応づける時分割通話路スイッチＬＥＮ変換方
   式において、該変換方式は、 前記加入者線収容位置番号と通信用タイムスロットの番
   号との対応を規定する変換テーブルと、 該変換テーブルを索引して該加入者線収容位置番号から
   通信用タイムスロット番号への変換を行なう変換プログ
   ラムとが前記電子交換システムの主記憶装置上に配備さ
   れ、 前記交換処理プログラムが該時分割通話路スイッチの通
   話路設定を行なうときは、前記変換プログラムをコール
   し、 該変換プログラムは、加入者線収容位置番号に基づいて
   前記変換テーブルを索引し、該加入者線収容位置番号に
   対応する通信用タイムスロット番号を求め、 該時分割通話路スイッチは、該求めた通信用タイムスロ
   ット番号に応じた通話路を設定することを特徴とする時
   分割通話路スイッチＬＥＮ変換方式。 ２、特許請求の範囲第１項記載の方式において、 前記変換テーブルにはさらに、通信用タイムスロットの
   番号からこれに対応する加入者線収容位置番号が規定さ
   れ、 前記変換プログラムは、該変換テーブルを索引して通信
   用タイムスロット番号から加入者線収容位置番号への変
   換を行なうＬＥＮ変換方式。