JPS6354647A - 仮想計算機制御方式 - Google Patents

仮想計算機制御方式

Info

Publication number
JPS6354647A
JPS6354647A JP61199536A JP19953686A JPS6354647A JP S6354647 A JPS6354647 A JP S6354647A JP 61199536 A JP61199536 A JP 61199536A JP 19953686 A JP19953686 A JP 19953686A JP S6354647 A JPS6354647 A JP S6354647A
Authority
JP
Japan
Prior art keywords
mode
access
special
domain
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61199536A
Other languages
English (en)
Inventor
Misao Tsubouchi
坪内 操
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61199536A priority Critical patent/JPS6354647A/ja
Publication of JPS6354647A publication Critical patent/JPS6354647A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要) 仮想計算機システムにおいて、仮想計算機制御部が動作
するHPV (ハイパーバイザ)モードおヨヒ従来のV
M(バーチャルマシン)モード以外に、第3の特殊VM
モードを設け、サービスドメインで動作するサービス支
援プログラム等が、該特殊VMモード時に、予め許可ま
たは宣言されたレジスタをアドレスの指定に用いる場合
に、全実記(1をアクセス可能とすることにより、信頼
性を損なうことなく、処理性能を向上させることを可能
としている。
〔産業上の利用分野〕
本発明は、仮想計算機制御プログラムの機能の一部を、
サービスドメインで実現可能とするために、VMモード
で全実記憶をアクセス可能とする機構を設けた仮想計算
機制御方式に関するものである。
仮想計算機システムにおいて、仮想計算機制御プログラ
ムは、ハードウェアの機能をシミュレートするために、
特別な権限を必要とする命令を使用できるいわゆるHP
Vモードで動作する。このHPVモードで動作する部分
を、できるだけ制御プログラムの中核部だけとし、他の
付加的なサービス機能は、仮想計算機のモードで動作さ
せることが望まれている。
〔従来の技術〕
第5図は従来方式の例を示す。
第5図において、10は実記憶装置、30はHPVモー
ドの領域、31および32はVMモード用のドメイン、
33はアクセス処理部、34は支援プログラム部を表す
いわゆるRVM機構を持つ仮想計算機システムでは、実
記憶装置10を各々連続した領域からなるドメインに分
割し、各ドメインを仮想計算機に割り当てるようになっ
ている。そして、仮想計算機の制御部は、すべての領域
にアクセス可能なHPVモードで動作し、各仮想計算機
は、自ドメイン内だけアクセス可能なVMモードで動作
する。
即ち、VMモードでは、実記憶装置10におけるドメイ
ンの先頭を示すレジスタABRと、上限を示すレジスタ
ALRの間の領域だけについてアクセスが許可される。
ところで、仮想計算機上で動作するオペレーティング・
システム(O8)等をデバッグする支援プログラム等は
、そのデバッグ対象となるO3が配置されるドメインに
アクセスする必要がある。
従って、そのような支援プログラムは、一般にHP■モ
ードの領域30内に置かれ、HPVモードで動作するよ
うにされていた。しかしながら、このような支援プログ
ラム等は、いわば付加的なサービス機能であり1本来、
仮想計算機をシミュレートする制御プログラムの中核部
と分離することが望ましい。
そのため、第5図に示すように、デバッグ用の支援プロ
グラム部34等を、サービスドメイン31に置き、VM
モードで動作させることが考えられている。しかし、こ
の場合、支援プログラム部34自体は、他のドメイン3
2等へ直接アクセスすることはできないので、HPVモ
ードの領域30に、他のドメインへアクセスするアクセ
ス処理部33を置き、アクセス処理部33に対しアクセ
ス依頼を行うことによって、他のドメイン32を間接的
にアクセスすることが必要となる。
〔発明が解決しようとする問題点〕
第5図に示したような従来考えられている方式によれば
、アクセス処理部33のようなインタフェース・ルーチ
ンを設ける必要があるので、支援プログラム部34等か
らのアクセス依頼およびアクセス処理部33からのアク
セス結果通知などの交信回数が多くなり、処理性能が大
きく低下するという問題がある。
本発明は上記問題点の解決を図り、仮想計算機制御プロ
グラムの機能の一部を、サービスドメインで実現し、か
つ性能の劣化が生じないようにするために、特別な場合
に、VMモードで全実記憶をアクセス可能とする手段を
提供することを目的としている。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロック図を示す。
第1図において、10は実記憶装置、11は特殊VMモ
ードにより動作することを示す特殊VMモード指示部、
12は特殊VMモード時に他のドメインへのアクセスに
用いるレジスタが指定される汎用レジスタビットマツプ
部、13は自ドメインを越えるアクセスに対してアクセ
ス可否を判定する使用レジスタチェック回路、14は仮
想計算機を起動するVM起動部、15は動作モードを設
定するモード設定部、16はデバッグや各種ログデータ
収集等のために他のドメインへアクセスする他ドメイン
・アクセス処理部、17n、17mは、各ドメインに配
置されたオペレーティング・システム(O8)を表す。
本発明の場合、従来のHP VモードおよびVMMモー
ド外に、第3の特殊VMMモード設けられる。VMMモ
ード1通常VMモードと特殊VMMモード分けると考え
てもよい。この特殊VMMモード選択は、モード設定部
15による特殊VMMモード示部11への設定によって
行われる。また。
汎用レジスタビットマツプ部12には、他のドメインへ
のアクセス用として使用許可または使用宣言されたレジ
スタの情報が格納される。
他ドメイン・アクセス処理部16は、特殊VMMモード
動作し、デバッグや各種ログデータの収集等のために、
他のドメインn、m等にアクセスするものである。これ
は、VM起動部14により。
またはVM起動部14によって起動されたO8により起
動される。
他ドメイン・アクセス処理部16が1例えばドメインn
の領域にアクセスする場合、そのアドレスの指定に、汎
用レジスタビットマツプ部12上で許可または宣言され
た汎用レジスタを使用する。
そして、ロード命令等のアクセス命令を発行する。
使用レジスタチェック回路13は、命令の実行における
アドレス・チェック機構に設けられる回路である。他ド
メイン・アクセス処理部16が。
自ドメインを越える実記憶装置IO上のアドレスを指定
してアクセス命令を出すと、使用レジスタチェック回路
13は、特殊VMMモード示部11の保持内容により、
現在、特殊VMMモードあるか否かをチェックする。ま
た、汎用レジスタビットマツプ部12により、使用され
たレジスタが。
正当であるか否かをチェックする。特殊VMMモードあ
って、使用レジスタが正当である場合、他のドメインへ
のアクセスを許可する。通常のV〜1モードの場合、ま
たは使用禁止レジスタである場合には、従来の記憶保護
のための割込みを起こr。
〔作用〕
VMMモード動作するすべてのプログラムに対して、実
記憶装置10における全領域へのアクセスを許可すると
、実記憶装置lOをドメインに分割して記憶保護を図っ
ている意味がなくなる。
本発明の場合、第3の特殊VMMモード設けられており
、他ドメイン・アクセス処理部16を。
この特殊VMMモード起動することにより、一般のVM
Mモードおける記憶保護を損なうことなく。
アクセス制限を緩和することができる。特に、汎用レジ
スタビットマツプ部12によって、他のドメインのアド
レス指定用に使用する汎用レジスタを、限定することが
できるので2他ドメイン・アクセス処理部16による誤
ったアクセスについても保護できる。なお、他ドメイン
・アクセス処理部16によるアクセスを、データの読出
しに限定し、データの書込みについては禁止するように
してもよい。
〔実施例〕
第2図は本発明の実施例における拡張側2.11Iレジ
スタの例、第3図は本発明の一実施例処理説明図。
第4図は本発明の実施例によるアクセスの&i7を示す
第1図に示す特殊V Mモード指示部11および汎用レ
ジスタビットマツプ部12は2例えば第2図に示すよう
に、拡張制御レジスタの1つ(ECRx)に設けられる
。本実施例では、ECRxの第Oビットから第15ピン
トまでが、汎用レジスタピントマツプ部12として割り
当てられ、第31ビツト目が特殊VMモード指指示郡部
1として割り当てられている。汎用レジスタビントマ、
プ部12における各ビットは、各レジスタROからR1
5までに対応し、“0”のとき、そのレジスタによる他
ドメインへのアクセスが不可とされ、“1′のとき、ア
クセスが許可される。
特殊VMMモード示部11では、このビットが“0″の
とき、特殊VMMモード外であり、“1”のとき、特殊
VMMモードあることを意味する。
次に第3図に従って1本発明の一実施例の処理について
説明する。以下の説明における■〜0は。
第3図に示す処理■〜0に対応する。
■ 第1図に示すVM起動部14は、起動するVMを特
殊7Mモードとすべきか否かを、起動種別などにより判
断する。特殊7Mモードである場合には、処理■へ制御
を移し1通常のVMモードを選択する場合には、処理■
へ制御を移す。
■ いわゆるLECR(Load ECR)命令によっ
て、特殊VMモード指示部11に“1”を設定する。そ
の後、処理■へ制御を移す。
■ LECR命令によって、特殊VMモード指示部11
に“0″を設定する。
■ VMの起動に必要な他の処理を実行した後。
そのVMに制御を移す。
■ 第1図に示す他ドメイン・アクセス処理部16が起
動されたとする。他ドメイン・アクセス処理部16は、
まず他のドメインへのアクセスに使用するレジスタを決
定し、汎用レジスフビットマツプ部12に設定する。
■ アクセス対象ドメインの実記4Lg装置10におけ
る先頭実アドレス(絶対アドレス)を、HP■中核部の
管理情報から得る。
■ その絶対アドレスを、処理■において使用宣言した
レジスタにセットし、ペースレジスタとする。
■ 仮想アドレスを実アドレスに変換してアクセスする
ため、アクセス対象ドメインについてのアドレス変換テ
ーブルの先頭アドレスを求める。
■ いわゆるセグメントテーブル、ページテーブル等に
よるアドレス変換テーブルによって、アクセス地点の仮
想アドレスを実記憶装置10上の実アドレスに変換する
。そして、その実ページアドレスをインデックスレジス
タにセントする。
■ ロード命令等のアクセス命令を発行する。
アクセス命令の発行により、命令制御回路では2次のよ
うなアドレスチェックを行う。
■ ABR,ALRにより、他ドメインへのアクセスで
あるか否かを判定する。自ドメイン内におけるアクセス
である場合には、アクセス可として、命令を実行する。
0 他ドメインへのアクセスである場合、特殊7Mモー
ドであるか1通常のVMモードであるがを、特殊VMモ
ード指示部11によって判定する。通常のVMモードで
ある場合、アクセス不可とする。
0 特殊7Mモードである場合、アドレスの指定に用い
られているレジスタが、汎用レジスタビットマツプ部1
2において使用可能とされているか否かを判定する。対
応するビットが“0”である場合、アクセス不可として
割込みを発生させる。対応するビットが“1”である場
合。
アクセスを許可し、アクセス命令を遂行する。
上記アクセス命令は1例えば第4図に示すような周知の
命令形式40を持つ命令である。
特殊7Mモードで動作するサービスドメインから、第4
図に示すドメインnのA点にアクセスする。この場合、
ペースレジスタBに実記憶装置10におけるドメインn
の先頭実アドレスが格納され、インデックスレジスタX
には1例えば実ページアドレスが格納される。オフセン
トOff5etは。
A点のページ内相対アドレスである。
なお、使用レジスタチェック回路13は9以上の説明に
より、簡単な論理回路を命令制御回路に付加するだけで
実現できるので、その具体的な内部構成についての詳細
な説明は省略する。
〔発明の効果〕
以上説明したように1本発明によれば、仮想計算機制御
プログラムの機能の一部を、サービスドメインで実現し
、かつ性能の劣化が生じないようにすることが可能とな
る。また、信頼性についても保証することができる。他
のドメインにアクセスすることが必要となる各種支援プ
ログラム等を。
HPVモードの中核部と分離させることができるので、
システムの柔軟性が向上し、メモリの有効利用も可能と
なる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、第2図は本発明の実
施例における拡張制御レジスタの例、第3図は本発明の
一実施例処理説明図、第4図は本発明の実施例によるア
クセスの例、第5図は従来方式の例を示す。 図中、10は実記憶装置、11は特殊VMモード指示部
、12は汎用レジスタビットマツプ部。 13は使用レジスタチェック回路、14はVM起動部、
15はモード設定部、16は他ドメイン・アクセス処理
部、17n、17mはドメインを表す。 特許出願人    富士通株式会社 復代理人弁理士   小笠原 吉義 才J氾叩の冶vEフ゛′口、ツク図 y61図 扇2(2) ?、3[n 了り・口、゛)、64列 Y:J4  国 yfJ5  口

Claims (1)

  1. 【特許請求の範囲】 実記憶装置(10)の記憶領域をドメインに分割し、各
    ドメインを各々仮想計算機に割り当てるようにされた仮
    想計算機システムにおいて、 仮想計算機を制御する制御部が動作するHPVモードと
    、各仮想計算機が動作する通常VMモードとの間に、第
    3の特殊VMモードが設けられており、該特殊VMモー
    ドにより動作することを示す特殊VMモード指示部(1
    1)と、 上記特殊VMモード時に他のドメインへのアクセスに用
    いるレジスタが指定される汎用レジスタビットマップ部
    (12)と、 上記特殊VMモードで動作し、上記汎用レジスタビット
    マップ部(12)で指定されているレジスタを使用する
    ことによって、他のドメインへのアクセスを行う特殊V
    Mモードにおける他ドメイン・アクセス処理部(16)
    と、 他ドメインへのアクセス命令に対して、上記特殊VMモ
    ード指示部(11)および上記汎用レジスタビットマッ
    プ部(12)により、アクセス可否を判定する使用レジ
    スタチェック回路(13)とを備えていることを特徴と
    する仮想計算機制御方式。
JP61199536A 1986-08-26 1986-08-26 仮想計算機制御方式 Pending JPS6354647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61199536A JPS6354647A (ja) 1986-08-26 1986-08-26 仮想計算機制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61199536A JPS6354647A (ja) 1986-08-26 1986-08-26 仮想計算機制御方式

Publications (1)

Publication Number Publication Date
JPS6354647A true JPS6354647A (ja) 1988-03-09

Family

ID=16409466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61199536A Pending JPS6354647A (ja) 1986-08-26 1986-08-26 仮想計算機制御方式

Country Status (1)

Country Link
JP (1) JPS6354647A (ja)

Similar Documents

Publication Publication Date Title
US5187792A (en) Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system
US4037214A (en) Key register controlled accessing system
JPS6376034A (ja) 多重アドレス空間制御方式
JP2730896B2 (ja) データ処理装置
US4050094A (en) Translator lookahead controls
US5107417A (en) Address translating method for translating virtual address to real address with specified address register to allow bypass of translation steps
US4042913A (en) Address key register load/store instruction system
KR100791815B1 (ko) 컴퓨터 시스템 및 컴퓨터 시스템에서 인스트럭션을 실행하는 방법
WO2019237862A1 (zh) 一种线性地址空间的布局方法及计算装置
KR890002777A (ko) 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법
CA1075366A (en) System for controlling address keys under interrupt conditions
CN111752604A (zh) 一种具有多个运行模式的处理器
JPS6354647A (ja) 仮想計算機制御方式
JPS63240653A (ja) 記憶装置管理ユニットと仮想一実アドレス間の翻訳方法
JP2798275B2 (ja) 仮想記憶アドレス空間アクセス制御方式
JPH03113548A (ja) 拡張メモリ制御装置
JPS5918797B2 (ja) アドレス・チエツク処理方式
JPS63197254A (ja) 仮想記憶制御装置
JP2637146B2 (ja) デバッグシステム
JPH036644A (ja) 記憶保護方式
KR950020156A (ko) 프로세서 및 그것을 사용한 데이타 처리시스템
JP2509981B2 (ja) 仮想記憶制御装置
JPH0652507B2 (ja) マイクロコンピユ−タの開発装置
JP2980327B2 (ja) 命令処理装置
JPS5897770A (ja) ベクトル命令アクセス制御方式