JPS6352578A - ランレングス符号復号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像データを入力して表示する装置に係り、特
に符号化・圧縮されたデータを入力して復号・伸長する
に好適なランレングス符号復号処理装置に関する。

〔従来の技術〕

従来、可変ビット長に符号化・圧縮されたデータを可変
テーブルを使用して復号・伸長する方式（１）符号化デ
ータの最大のビット長をアドレスとした変換テーブルを
作成し、高力として復号データと有効ビット長を求める
方式 （２）符号化データをビット長の短いものの順に並べた
データと、そのデータに対応する復号データの変換テー
ブルを作成し、入力した符号化データとテーブルの符号
化データの内容を比較し、一致したときのアドレスに対
応した変換テーブルから復号データを求める方式なお、
この種の技術として、例えば特開昭５７−５２９４２号
公報に圧縮データ復元装置が開示される。

〔発明が解決しようとする問題点〕

上記従来技術においては、（１）の方式は、１回の変換
テーブルの読出しで復号データが求まるという利点はあ
るが、符号化データの最大ビット長が長くなると、それ
に対応して変換テーブルの容量が多くなるという問題が
あり、また、（２）の方式は、変換テーブルの容量が符
号化データおよび復号データの種類によって決まるため
、（１）の方式に比較して変換テーブルの容量は少なく
なるという利点はあるが、１つの復号データを求めるの
に変換テーブルを読出す回数が、符号化データのビット
長が長くなるほど多くなり、処理時間が長くなるという
問題がある。

本発明の目的は、上記の２つの方式の長所を生かして、
変換テーブルの容量を少なくし、しかも変換テーブルを
読出す回数を減少させて処理時間を短くするランレング
ス符号復号処理装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、変換テーブルの読出しの際のアドレスの入
力を、符号化データの最大ビット長より短くして変換テ
ーブルを読出し、１回のテーブル読出しで復号データが
求まらないとき、すなわち符号化データのビット長が変
換テーブルに入力するビット長よりも長いとき、次に再
度変換テーブルを読出す際の先頭アドレスを出力し、２
回目の変換テーブル読出しは、１回目に出力した変換テ
ーブルの先頭アドレスと次に入力したデータとで変換テ
ーブルのアドレスを求めて読出すことにより達成される
。

〔作用〕

可変ビット長の符号化・圧縮データを１回の変換テーブ
ル読出しで復号しないで、数回に分けて読出し、復号す
る場合、１回目の変換テーブル読出しで２つのケースに
分類できる。

１つは１回目の読出しで復号データが求まるケースであ
り、この場合は次に１回目の変換テーブル読出しを行な
う。

２つ目のケースは１回目の読出しで復号データが求まら
ないケースであり、この場合は、次に１回目と別の変換
テーブルを、符号化圧縮データの次に続くデータをアド
レスとして読出すことで、１回目の変換テーブル読出と
合わせて、１回に入力した符号化データのビット長の２
倍の長さの変換テーブルを２回に分けて読出す。

このように、１回に入力する符号化・圧縮データのビッ
ト長を符号化データの最大ビット長のｎ分の１とし、変
換テーブルをｎ回読出せば、１回で符号化データの最大
ビット長を入力とした変換テーブルを読出したのと同じ
結果が得られる。

〔実施例〕

以下、本発明の一実施例を図面により詳細に説明する。

第１図は本発明の一実施例を示すランレングス符号復号
処理装置の回路構成を示すブロック図である。

第１図において１は復号処理を制御する回路、２は変換
テーブル３のアドレスを格納するアドレスレジスタ、３
は入力データに対応する復号データまたは次に読出すテ
ーブルのアドレスを出力する変換テーブル、４は変換テ
ーブル３の出力のうち、入力データに対応する有効ビッ
ト長を格納するレジスタ、５は変換テーブル３の出力の
うち。

復号コードが求まったかどうか等のステータスを格納す
るレジスタ、６は変換テーブル３の出力のうち、ステー
タスレジスタ５の出力により、Ｎｅｘｔ　Ｔａｂｌｅア
ドレスかまたはランレングスかを選択して出力する回路
、７は変換テーブル３の出力のうち、次に読出す変換テ
ーブルの先頭アドレスを格納するレジスタ、８は変換テ
ーブル３の出力のうち、ランレングス（復号データ）を
格納し、出力するレジスタ、９は入力となる符号化デー
タを格納するメモリ、１０はメモリ９のデータを読出し
、アドレスレジスタ２へ出力するシフトレジスタである
。

第２図は本発明の一実施例を示す符号化データ（白ラン
または黒ランデータ）と復号データ（ランレングス）と
の関係を説明するための図である。

本実施例では一次元符号化方式であるＭＨ変換のデータ
を復号する処理とする。

第３図は第１図における変換テーブル３の内容を示す図
であり、本実施例では変換テーブル３への入力は最大４
ビツトとしている。

第４図は第１図の中のアドレスレジスタ２で指定される
変換テーブル３の内容を示す図でＴａｂｌｅ嵐の位置に
はＮｅｘｔ　Ｔａｂｌｅレジスタ７の内容がセットされ
、入力データの位置にはシフトレジスタ１０の出力がセ
ットされる。

第５図は第１図で示される変換テーブル１３の出力の内
容を示す図で、有効ビット長はランレングス決定の場合
の入力データ中の有効ビット数。

またはランレングス決定の場合は次に読出すテーブルに
入力するデータのビット数を示す。

５ｔａｔｕｓは入力データに対応する状態でＳ　ｔａｔ
ｕｓレジスタ５にセットされる内容であり、ランレング
ス決定か未決か、決定の場合にはランレングスがＭａｋ
ｅＵＰかＴｅｒｍｉｎａｔｅかの区別と、ランレングス
が求まった場合に次の入力データ１ビツトを読出してラ
ンレングスに１を加算するかしないかの区別をするため
の情報である。ビット位置２′から２ｓまでのデータは
Ｓ　ｔａｔｕｓの内容により、次に読出すテーブルの先
頭アドレスとして第１図の中（７）　Ｎ　ｅｘｔ　Ｔ　
ａｂｌｅレジスタフヘセットされるか、またはランレン
グスとしてランレングスレジスタ８ヘセツトされる内容
となる。

第６図は第３図で示す変換テーブルの内容のうちアドレ
ス「００」から「ＩＦ」までと、アドレス「８０」から
「９Ｆ」までの内容の詳細を示す図である。

第７図は第１図に示す本発明の一実施例の動作例を示す
フローチャートである。第７図により本発明の一実施例
の動作につき説明する。

ステップ７ｏ１ニアドレスレジスタ２の初期設定を行な
う　（初めはゼロをセン トする）。

ステップ７０２：メモリレジスタ１ｏのうちの４ビツト
をアドレスレジスタ４ の下位４ビツトへ取込む。また メモリレジスタ１０が空の場合 にはメモリ９の内容を読出し。

メモリレジスタ１０ヘセントす る。

ステップ７０３ニアドレスレジスタ２で設定したアドレ
スから変換テーブル３ の内容を読出し、有効ビット長 レジスタ４、Ｓ　ｔａｔｕｓ　レジスタ５、選択回路６
へ出力する。

ステップ７０４　：　５ｔａｔｕｓ　レジスタ５の内容
を判定し、２　ｘａの出力が′○′で あればランレングス決定でｅへ 進み、１１′であれば未決でｎ へ進む。

ステップ７０５：ランレングス決定のとき、Ｓ　ｔａｔ
ｕｓ　レジスタ５の内容を判定し、２９が′０′であれ
ばＴｅｒ ｍｉｎａｔｅでありｆへ進み、イ１１ であればＭａｋｅＵＰでｍへ進む。

ステップ７０６　：　Ｔｅｒｍｉｎａｔｅのとき変換テ
ーブル３の出力の下位６ビツトをラ ンレングスレジスタ８の下位側 へセットする。

ステップ７０７　：　５ｔａｔｕｓ　レジスタ５の内容
を判定し、２８の出力が１１′で あればステップ７０８へ進み、 ′０′であればステップ７０９ へ進む。

ステップ７０８二ランレングスレジスタ８の内容に１１
＋　を加算する。

ステップ７０９：ランレングスレジスタ８の内容を復号
データとして出力する。

その後ランレングスレジスタ８ の内容をゼロでクリアする。ま た白ランと黒ランの処理を切換 えるため、アドレスレジスタ２ の２７を反転する。

ステップ７１０：変換テーブル３への入力ビツト数と、
有効ビット長レジスタ ４の出力から、アドレスレジス タ２の中の残データのビット数 Ｎを求める。ステップ７０２へ 戻ったときのデータの入力は （４−Ｎ）となる。また、　ＴａｂｌｅＮαにゼロをセ
ットする。

ステップ７１１　：　Ｍａｋｅ　ＵＰのとき変換テープ
ル３の出力の下位６ビツトをラ ンレングスレジスタ８の上位側 ヘセットする。

ステップ７１２　：　５ｔａｔｕｓ　レジスタ５の内容
を判定し、２ｓ　の出力が１′で あればステップ７１３へ進み、 １０１であればステップ７１０ へ進む。

ステップ７１３：ランレングスレジスタ８の内容の上位
側６ビツトに１′を 加算する。

ステップ７１４　：　５ｔａｔｕｓの出力が未決のとき
選択回路６の出力をＮｅｘｔ　Ｔａｂ ｌｅレジスタワヘセットする。そ の後、変換テーブルのアドレス として、アドレスレジスタ２の ２２〜２Ｇビツトの位置にセット する。

ステップ７１５：有効ビット長レジスタ４の内容の分だ
けシフトレジスタ１０ からデータを入力し、アドレス レジスタ２の下位ビットにセラ トする。

これらのステップを実行することで、入力した符号化デ
ータに対する復号コードを求めることができる。

本実施例によれば、符号化データの最大ビット長は白ラ
ンで１２ビツト、黒ランで１３ビツトであり、復号デー
タの数は白ラン、黒ラン合わせて２０８種類であるため
、従来の方式の１によれば、変換テーブルの容量は白ラ
ンで４０００ワード、黒ランで８０００’７−ド、計１
２０００ワード必要であり、また従来の方式の２によれ
ば変換テーブルの容量は２５６ワードで足りるが、１つ
の復号データを求めるのに要する変換テーブルの読出し
回数は最大１１６回であったものが、変換テーブルの容
量が２５６ワードで、１つの復号データを求めるのに最
大３回変換テーブルを読出すだけでよい。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、従来
の復号・伸長処理に比較して、符号化データのビット長
をＱ、復号データの種類をｍとした場合、１回のテーブ
ル読出しで復号データを求めようとすると、テーブルの
容量が２２　ワード必要であり、またテーブルの容量を
ｍワードにしようとすると、テーブルの読出しが最大ｍ
回ががっていたものが、テーブルの入力ビツト数をｎ分
の１に分割することによって、最大ｎ回のテーブルの読
出しで、変換テーブルを２″す　　に減らすことができ
るので、処理時間をさほど増加させずに変換テーブルの
容量を著しく低減させることができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例のランレングス符号復号処理
装置のブロック図、第２図は符号化データと復号データ
の組合せの例を示す図、第３図は第１図の中の変換テー
ブルの内容を示す図、第４回は変換テーブルのアドレス
を示す図、第５図は変換テーブルの出力データの内容を
示す図、第６図は第３図の変換テーブルの詳細内容を示
す図、第７図は第１図を使用して復号処理を行うときの
制御例を示すフローチャートである。 １・・・制御回路、２・・・アドレスレジスタ、３・・
・変換テーブル、４・・有効ビット長レジスタ、５・・
・Ｓ　ｔａｔｕｓ　レジスタ、６・・・選択回路、７・
・・Ｎｅｘｔ　Ｔａｂｌｅレジスタ、８・・・ランレン
グスレジスタ、９・・・メモリ。 第　１　図 第　２　図 第３図 其牛図 英５　灰 第６　図 第　７　図

Claims (1)

【特許請求の範囲】
1. １、シフトレジスタとメモリと制御回路を備え、可変ビ
   ット長に符号化したデータを入力して復号する処理装置
   において、符号化データを特定のビット長に分割して入
   力する手段と、入力したデータに対応するテーブルから
   復号データを求める手段と、復号データが求まらないと
   きに再度テーブルを読出し復号データを求める手段とを
   設けたことを特徴とするランレングス符号復号処理装置
   。