JPS6352255A - バスア−ビタ - Google Patents
バスア−ビタInfo
- Publication number
- JPS6352255A JPS6352255A JP19535086A JP19535086A JPS6352255A JP S6352255 A JPS6352255 A JP S6352255A JP 19535086 A JP19535086 A JP 19535086A JP 19535086 A JP19535086 A JP 19535086A JP S6352255 A JPS6352255 A JP S6352255A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- timing
- signal
- request
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 5
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 abstract description 24
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 abstract description 12
- 101100288236 Arabidopsis thaliana KRP4 gene Proteins 0.000 abstract description 10
- 101100433979 Bos taurus TNK2 gene Proteins 0.000 abstract description 10
- 101100385394 Zea mays ACK2 gene Proteins 0.000 abstract description 10
- 102100036409 Activated CDC42 kinase 1 Human genes 0.000 abstract 1
- 101000928956 Homo sapiens Activated CDC42 kinase 1 Proteins 0.000 abstract 1
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 108091008716 AR-B Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバスアービタに係り、例えば複数のバスマスタ
を同一半導体チップに持つデータ処理装置に適用して有
効な技術に関するものである。
を同一半導体チップに持つデータ処理装置に適用して有
効な技術に関するものである。
中央処理装置又はダイレクト・メモリ・アクセス・コン
トローラやリフレッシュ・コントローラなどのバスマス
タが、ローカルバスやシステムバスなどのバスを共有す
るとき、当該バスの占有使用権の決定及び占有使用権の
移動制御はバスアービタによって行なわれる。
トローラやリフレッシュ・コントローラなどのバスマス
タが、ローカルバスやシステムバスなどのバスを共有す
るとき、当該バスの占有使用権の決定及び占有使用権の
移動制御はバスアービタによって行なわれる。
従来のバスアービタは、例えば昭和６０年１２月２５日
オーム社発行のｒマイクロコンピュータハンドブックＪ
Ｐ６７６及びＰＣｌ３に記載されるように、バスマス
タがらのバス使用要求信号を受けると共にバス使用許可
信号をバスマスタに供給する。斯るバスアービタは、バ
スの使用要求を受けると、各バスマスタ間における優先
順位の規定に従って所定のバスマスタにバスの使用を許
可する。
オーム社発行のｒマイクロコンピュータハンドブックＪ
Ｐ６７６及びＰＣｌ３に記載されるように、バスマス
タがらのバス使用要求信号を受けると共にバス使用許可
信号をバスマスタに供給する。斯るバスアービタは、バ
スの使用要求を受けると、各バスマスタ間における優先
順位の規定に従って所定のバスマスタにバスの使用を許
可する。
ところで、従来のバスアービタにおいて、所定のバスマ
スタがバスを占有使用しているとき、それよりも優先順
位の高いバスマスタからバスの使用要求があっても、現
在バスを専用使用中のバスマスタによる動作が終了され
るまで、言い換えるなら、当該バスマスタによるバスの
使用要求が撤回されるまで、新たな使用要求に従ってバ
スの使用権を切り換えることができない、バスの使用権
を途中で切り換えた場合、その切り換えタイミングが現
在バスを占有使用しているバスマスタにおけるバスサイ
クルの途中になることがある。そうすると、そのバスマ
スタによるメモリなどのスレーブモジュールに対するア
クセスが途切れてしまい、その後当該動作を補完するこ
とができなくなってしまう０本発明者の検討によれば、
優先順位の高いバスマスタからのバス使用要求に対して
も上記した待ち状態が挿入されのは、バスアービタによ
る調停動作がバスサイクルとは直接無関係に行なわれる
点に基因することが明らかにされた。
スタがバスを占有使用しているとき、それよりも優先順
位の高いバスマスタからバスの使用要求があっても、現
在バスを専用使用中のバスマスタによる動作が終了され
るまで、言い換えるなら、当該バスマスタによるバスの
使用要求が撤回されるまで、新たな使用要求に従ってバ
スの使用権を切り換えることができない、バスの使用権
を途中で切り換えた場合、その切り換えタイミングが現
在バスを占有使用しているバスマスタにおけるバスサイ
クルの途中になることがある。そうすると、そのバスマ
スタによるメモリなどのスレーブモジュールに対するア
クセスが途切れてしまい、その後当該動作を補完するこ
とができなくなってしまう０本発明者の検討によれば、
優先順位の高いバスマスタからのバス使用要求に対して
も上記した待ち状態が挿入されのは、バスアービタによ
る調停動作がバスサイクルとは直接無関係に行なわれる
点に基因することが明らかにされた。
本発明の目的は、優先順位の高いバスマスタからのバス
使用要求に対するバスの占有使用権の移動を高速に行な
うことができるバスアービタを提供することにある。
使用要求に対するバスの占有使用権の移動を高速に行な
うことができるバスアービタを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述及び添付図面から明らかになるであろう
。
本明細書の記述及び添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち、夫々のバスマスタによるバスの使用サイクル
における同サイクルの最終タイミングに呼応するもので
あって、夫々のバスマスタにおける同期制御用クロック
信号に基づいて形成されるタイミング信号を受け、その
タイミング信号の動作レベル時期に上記リクエスト信号
をサンプリングし、各バスマスタ間における優先順位の
規定に従って当該バスサイクルの終了タイミングに同期
させるように上記タイミング信号に基づいて上記バスの
占有使用権を移動制御するものである。
における同サイクルの最終タイミングに呼応するもので
あって、夫々のバスマスタにおける同期制御用クロック
信号に基づいて形成されるタイミング信号を受け、その
タイミング信号の動作レベル時期に上記リクエスト信号
をサンプリングし、各バスマスタ間における優先順位の
規定に従って当該バスサイクルの終了タイミングに同期
させるように上記タイミング信号に基づいて上記バスの
占有使用権を移動制御するものである。
上記手段によれば、所定のバスマスタがバスを占有使用
しているとき、それよりも優先順位の高いバスマスタか
らバスの使用要求があると、現在バスを占有使用してい
るバスマスタにおけるバスサイクルの終了と同時に当該
使用要求に応じて即座にバスの占有使用権の移動が行な
われる。
しているとき、それよりも優先順位の高いバスマスタか
らバスの使用要求があると、現在バスを占有使用してい
るバスマスタにおけるバスサイクルの終了と同時に当該
使用要求に応じて即座にバスの占有使用権の移動が行な
われる。
第１図は本発明に斯るバスアービタの１実施例に係るブ
ロック図である。同図に示されるバスアービタＡＲＢは
、公知の半導体集積回路製造技術によって１つの半導体
基板に形成されるマイクロコンピュータユニットＭＣＵ
において、それに含まれるバスマスタによるローカルバ
スの占有使用を調停するものである。
ロック図である。同図に示されるバスアービタＡＲＢは
、公知の半導体集積回路製造技術によって１つの半導体
基板に形成されるマイクロコンピュータユニットＭＣＵ
において、それに含まれるバスマスタによるローカルバ
スの占有使用を調停するものである。
上記マイクロコンピュータユニットＭ ＣＵは、バス制
御権を持つような機能ブロックであるバスマスタとして
、特に制限されないが、中央処理袋ｆ２ｃＰＵ、及びダ
イレクト・メモリ・アクセス・コントローラＤＭＡＣが
含まれる。これらバスマスタＣＰＵ及びＤ Ｍ Ａ Ｃ
は、ローカルデータバスＬＤＨに夫々のデータ入出力端
子が結合されると共に、ローカルアドレスバスＬＡＢに
夫々のアドレス信号出力端子が結合され、更に、ローカ
ルコントロールバスＬＣＢに夫々の制御信号出力端子が
結合される。本実施例に従えば、上記マイクロコンピュ
ータユニットＭ ＣＵは、外部との間でシリアルデータ
の送受信が可能なシリアル・コミュニケーション・イン
タフェースＳＣＩをｆｆｆｆえ、その所定ビット数のパ
ラレルデータ入出力端子は上記ローカルデータバスＬＤ
Ｂに結合される。
御権を持つような機能ブロックであるバスマスタとして
、特に制限されないが、中央処理袋ｆ２ｃＰＵ、及びダ
イレクト・メモリ・アクセス・コントローラＤＭＡＣが
含まれる。これらバスマスタＣＰＵ及びＤ Ｍ Ａ Ｃ
は、ローカルデータバスＬＤＨに夫々のデータ入出力端
子が結合されると共に、ローカルアドレスバスＬＡＢに
夫々のアドレス信号出力端子が結合され、更に、ローカ
ルコントロールバスＬＣＢに夫々の制御信号出力端子が
結合される。本実施例に従えば、上記マイクロコンピュ
ータユニットＭ ＣＵは、外部との間でシリアルデータ
の送受信が可能なシリアル・コミュニケーション・イン
タフェースＳＣＩをｆｆｆｆえ、その所定ビット数のパ
ラレルデータ入出力端子は上記ローカルデータバスＬＤ
Ｂに結合される。
上記ローカルデータバスＬＤＢは、データ入出力バッフ
ァ回路ＤＢＵＦを介してシステムデータバスＳＤＢに結
合され、また、上記ローカルアドレスバスＬＡＢ及びロ
ーカルコントロールバスＬＣＢは、夫々出カバソファ回
路ＡＢＵＦ及びＣＢＵＦを介してシステムアドレスバス
ＳＡＢ及びシステムコントロールバスＳＣＢに結合され
る。斯るシステムバスＳＤＢ、ＳＡＢ及びＳＣＢは、第
１図において代表的に示されるＲＡＭ （ランダム・ア
クセス・メモリ）のようなデータメモリＣＭなどの周辺
装置がその機能に応じて結合される。
ァ回路ＤＢＵＦを介してシステムデータバスＳＤＢに結
合され、また、上記ローカルアドレスバスＬＡＢ及びロ
ーカルコントロールバスＬＣＢは、夫々出カバソファ回
路ＡＢＵＦ及びＣＢＵＦを介してシステムアドレスバス
ＳＡＢ及びシステムコントロールバスＳＣＢに結合され
る。斯るシステムバスＳＤＢ、ＳＡＢ及びＳＣＢは、第
１図において代表的に示されるＲＡＭ （ランダム・ア
クセス・メモリ）のようなデータメモリＣＭなどの周辺
装置がその機能に応じて結合される。
上記マイクロコンピュータユニットＭＣＵに含まれるバ
スマスタとしての中央処理装置ＣＰＵ及びダイレクト・
メモリ・アクセス・コントローラＤＭＡＣによる上記ロ
ーカルバスの占有使用は、バスアービタＡＲＢによって
調停される。斯るバスアービタＡＲＢは、中央処理装［
ＣＰＵとの間において、同中央処理装置ＣＰＵからロー
カルバスの占有使用を要求するためのリクエスト信号Ｒ
ＥＱＩを受けると共に、中央処理装ｆｆ１ｃＰＵにロー
カルバスＬＢの占有使用を認めるためのアクノリッジ信
号ＡＣＫＩを供給する。同様に、バスアービタＡＲＢは
、ダイレクト・メモリ・アクセス・コントローラＤ Ｍ
Ａ Ｃとの間において、同コントローラＤＭＡＣから
ローカルバスの占有使用を要求するためのリクエスト信
号ＲＥＱ２を受けると共に、ダイレクト・メモリ・アク
セス・コントローラＤＭＡＣにローカルバスＬＢの占有
使用を認めるためのアクノリッジ信号ＡＣＫ２を供給す
る。
スマスタとしての中央処理装置ＣＰＵ及びダイレクト・
メモリ・アクセス・コントローラＤＭＡＣによる上記ロ
ーカルバスの占有使用は、バスアービタＡＲＢによって
調停される。斯るバスアービタＡＲＢは、中央処理装［
ＣＰＵとの間において、同中央処理装置ＣＰＵからロー
カルバスの占有使用を要求するためのリクエスト信号Ｒ
ＥＱＩを受けると共に、中央処理装ｆｆ１ｃＰＵにロー
カルバスＬＢの占有使用を認めるためのアクノリッジ信
号ＡＣＫＩを供給する。同様に、バスアービタＡＲＢは
、ダイレクト・メモリ・アクセス・コントローラＤ Ｍ
Ａ Ｃとの間において、同コントローラＤＭＡＣから
ローカルバスの占有使用を要求するためのリクエスト信
号ＲＥＱ２を受けると共に、ダイレクト・メモリ・アク
セス・コントローラＤＭＡＣにローカルバスＬＢの占有
使用を認めるためのアクノリッジ信号ＡＣＫ２を供給す
る。
尚、上記リクエスト信号ＲＥＱＩ及びＲＥＱ２と、アク
ノリッジ信号ＡＣＫＩ及びＡＣＫ２は、特に制限されな
いが、夫々そのロウレベルによってアクティブ状態（要
求状態、許可状態）を指示するものである。
ノリッジ信号ＡＣＫＩ及びＡＣＫ２は、特に制限されな
いが、夫々そのロウレベルによってアクティブ状態（要
求状態、許可状態）を指示するものである。
本実施例のバスアービタＡＲＢは、上記リクエスト信号
及びアクノリッジ信号の他に、夫々のバスマスタＣＰＵ
及びＤＭＡＣによるバスの使用サイクルにおける同サイ
クルの最終タイミングに呼応するタイミング信号（以下
単にバスサイクル最終タイミング信号とも称する）ＴＬ
Ｉ及びＴＬ２を受ける。このバスサイクル最終タイミン
グ信号ＴＬＩ及びＴＬ２は、特に制限されないが、夫々
のバスマスタＣＰＵ及びＤＭＡＣにおける同期制御用ク
ロック信号としてのシステムクロック信号に基づいて形
成され、夫々のバスマスタＣＰＵ及びＤ ＭＡ Ｃから
出力される。
及びアクノリッジ信号の他に、夫々のバスマスタＣＰＵ
及びＤＭＡＣによるバスの使用サイクルにおける同サイ
クルの最終タイミングに呼応するタイミング信号（以下
単にバスサイクル最終タイミング信号とも称する）ＴＬ
Ｉ及びＴＬ２を受ける。このバスサイクル最終タイミン
グ信号ＴＬＩ及びＴＬ２は、特に制限されないが、夫々
のバスマスタＣＰＵ及びＤＭＡＣにおける同期制御用ク
ロック信号としてのシステムクロック信号に基づいて形
成され、夫々のバスマスタＣＰＵ及びＤ ＭＡ Ｃから
出力される。
ここで、上記ローカルバスのバスサイクルは、システム
クロック信号に基づいて相互に一定の関係を持って形成
される複数のタイミング信号によって規定される一連の
サイクルから成り、本実施例の場合、斯る一連のサイク
ルにおけるその最終のタイミング信号が上記バスサイク
ル最終タイミング信号ＴＬＩ及びＴＬ２に相当する。ま
た、バスサイクルが上記のように規定されるなら、バス
サイクルの性質上、バスマスタＣＰＵ及びＤ Ｍ ＡＣ
も実質的に夫々のバスサイクルに同期して動作すること
になる。
クロック信号に基づいて相互に一定の関係を持って形成
される複数のタイミング信号によって規定される一連の
サイクルから成り、本実施例の場合、斯る一連のサイク
ルにおけるその最終のタイミング信号が上記バスサイク
ル最終タイミング信号ＴＬＩ及びＴＬ２に相当する。ま
た、バスサイクルが上記のように規定されるなら、バス
サイクルの性質上、バスマスタＣＰＵ及びＤ Ｍ ＡＣ
も実質的に夫々のバスサイクルに同期して動作すること
になる。
斯るバスサイクル最終タイミング信号ＴＬＩ及びＴＬ２
が供給されるバスアービタＡ ＲＢは、そのバスサイク
ル最終タイミング信号ＴＬＩ及びＴＬ２がアクティブ状
態であるロウレベルにされる１及びＲＥＱ２をサンプリ
ングし、そのサンプリング結果及びバスマスタ相互間に
おける優先順位の規定に従ってローカルバスの占有使用
権の決定を行ない、当該バスサイクル最終タイミング信
号ＴＬＩ及びＴＬ２が非アクテイブレベルであるハイレ
ベルに変化されるタイミングに同期して、上記占有使用
権の決定に呼応して所定のアクノリッジ信号をアクティ
ブ状態に制御する。言い換えるなら、所定のバスマスタ
に対するローカルバスの占有使用許可並びに占有使用の
解除動作はバスサイクルの終了に同期して行なわれるよ
うになっている。
が供給されるバスアービタＡ ＲＢは、そのバスサイク
ル最終タイミング信号ＴＬＩ及びＴＬ２がアクティブ状
態であるロウレベルにされる１及びＲＥＱ２をサンプリ
ングし、そのサンプリング結果及びバスマスタ相互間に
おける優先順位の規定に従ってローカルバスの占有使用
権の決定を行ない、当該バスサイクル最終タイミング信
号ＴＬＩ及びＴＬ２が非アクテイブレベルであるハイレ
ベルに変化されるタイミングに同期して、上記占有使用
権の決定に呼応して所定のアクノリッジ信号をアクティ
ブ状態に制御する。言い換えるなら、所定のバスマスタ
に対するローカルバスの占有使用許可並びに占有使用の
解除動作はバスサイクルの終了に同期して行なわれるよ
うになっている。
次にバスアービタＡＲＢの制御機能を詳細に説明する。
先ず、バスマスタＣＰＵ又はＤ Ｍ Ａ Ｃのいずれか
がローカルバスを占有しているとき、バスアービタＡＲ
Ｂは、双方のバスサイクル最終タイミング信号ＴＬＩ又
はＴＬ２のいずれかがアクティブ状態であるロウレベル
にされるタイミングに同期して上記リクエスト信号ＲＥ
ＱＩ及びＲＥＱ２をサンプリングする。このとき、バス
アービタＡＲＢは、当該サンプリング周期においてサン
プリングしたリクエスト信号がロウレベル、即ちアクテ
ィブ状態なら、当該ローカルバスの占有使用要求に従っ
て、ローカルバスの占有使用権を当該要求源であるバス
マスタに認める。ローカルバスの占有使用権を認める動
作は、ローカルバスの占有使用を要求する当該リクエス
ト信号をサンプリングした当該バスサイクル最終タイミ
ング信号のハイレベル、即ち非アクテイブレベルへの変
化に同期して当該要求源としてのバスマスタにアクティ
ブレベル、即ちロウレベルのアクノリッジ信号を与える
ことで行なわれる。尚、ローカルバスの占有使用が認め
られるバスマスタは、アクノリッジ信号を与えられた後
リクエスト信号を非アクテイブ状態に戻してもよい。
がローカルバスを占有しているとき、バスアービタＡＲ
Ｂは、双方のバスサイクル最終タイミング信号ＴＬＩ又
はＴＬ２のいずれかがアクティブ状態であるロウレベル
にされるタイミングに同期して上記リクエスト信号ＲＥ
ＱＩ及びＲＥＱ２をサンプリングする。このとき、バス
アービタＡＲＢは、当該サンプリング周期においてサン
プリングしたリクエスト信号がロウレベル、即ちアクテ
ィブ状態なら、当該ローカルバスの占有使用要求に従っ
て、ローカルバスの占有使用権を当該要求源であるバス
マスタに認める。ローカルバスの占有使用権を認める動
作は、ローカルバスの占有使用を要求する当該リクエス
ト信号をサンプリングした当該バスサイクル最終タイミ
ング信号のハイレベル、即ち非アクテイブレベルへの変
化に同期して当該要求源としてのバスマスタにアクティ
ブレベル、即ちロウレベルのアクノリッジ信号を与える
ことで行なわれる。尚、ローカルバスの占有使用が認め
られるバスマスタは、アクノリッジ信号を与えられた後
リクエスト信号を非アクテイブ状態に戻してもよい。
中央処理装置ＣＰＵがローカルバスを占有使用している
ときは、バスアービタＡＲＢは、上記バスサイクル最終
タイミング信号ＴＬＩのロウレベルへの変化に同期して
両リクエスト信号ＲＥＱＩ及びＲＥＱ２をサンプリング
する。また、ダイレクト・メモリ・アクセス・コントロ
ーラＤＭＡＣがローカルバスを占有使用しているときは
、バスアービタＡＲＢは、上記バスサイクル最終タイミ
ング信号’ｒＬ２のロウレベルへの変化に同期して両リ
クエスト信号ＲＥＱＩ及びＲＥＱ２をサンプリングする
。ここで、両バスマスタＣＰＵ及びＤＭＡＣ相互間にお
ける優先順位は、特に制限されないが、中央処理装置Ｃ
ＰＵが上位として規定されている。したがって、両バス
マスタＣＰＵ及びＤＭＡＣによるローカルバスの占有使
用要求が競合するとき、バスアービタＡＲＢは、上記優
先順位の規定に従い、ダイレクト・メモリ・アクセス・
コントローラＤＭＡＣがローカルバスを占有使用してい
るときに中央処理装置ｃｐｕからローカルバスの占有使
用要求がある場合に、バスサイクル最終タイミング信号
ＴＬ２がハイレベルに変化されるタイミングに同期して
バスの占有使用権を中央処理装置ＣＰＵに渡す、言い換
えるなら、バスサイクル最終タイミング信号ＴＬ２がハ
イレベルに変化されるタイミングに同期して、アクノリ
ッジ（ｏ 号Ａ ＣＫ ２をハイレベルに変化させると
共に、アクノリッジ信号ＡＣＫＩをロウレベルに変化さ
せる。
ときは、バスアービタＡＲＢは、上記バスサイクル最終
タイミング信号ＴＬＩのロウレベルへの変化に同期して
両リクエスト信号ＲＥＱＩ及びＲＥＱ２をサンプリング
する。また、ダイレクト・メモリ・アクセス・コントロ
ーラＤＭＡＣがローカルバスを占有使用しているときは
、バスアービタＡＲＢは、上記バスサイクル最終タイミ
ング信号’ｒＬ２のロウレベルへの変化に同期して両リ
クエスト信号ＲＥＱＩ及びＲＥＱ２をサンプリングする
。ここで、両バスマスタＣＰＵ及びＤＭＡＣ相互間にお
ける優先順位は、特に制限されないが、中央処理装置Ｃ
ＰＵが上位として規定されている。したがって、両バス
マスタＣＰＵ及びＤＭＡＣによるローカルバスの占有使
用要求が競合するとき、バスアービタＡＲＢは、上記優
先順位の規定に従い、ダイレクト・メモリ・アクセス・
コントローラＤＭＡＣがローカルバスを占有使用してい
るときに中央処理装置ｃｐｕからローカルバスの占有使
用要求がある場合に、バスサイクル最終タイミング信号
ＴＬ２がハイレベルに変化されるタイミングに同期して
バスの占有使用権を中央処理装置ＣＰＵに渡す、言い換
えるなら、バスサイクル最終タイミング信号ＴＬ２がハ
イレベルに変化されるタイミングに同期して、アクノリ
ッジ（ｏ 号Ａ ＣＫ ２をハイレベルに変化させると
共に、アクノリッジ信号ＡＣＫＩをロウレベルに変化さ
せる。
このように、バスアービタＡＲＢは、夫々のバスマスタ
ＣＰＵ及びＤＭＡＣによるバスの使用サイクルにおける
同サイクルの最終タイミングに呼応するバスサイクル最
終タイミング信号ＴＬＩ及びＴＬ２を受け、そのロウレ
ベルへの変化に同期してリクエスト信号ＲＥＱＩ及びＲ
ＥＱ２をサンプリングし、そのハイレベルへの変化に同
期してローカルバスの占有使用権の移動を行なうから、
より優先度の高いバスマスタによってローカルバスの占
有使用要求が後からなされる場合、即座に優先順位の高
いバスマスタにローカルバスの占有使用権を渡すことが
できる。その場合、斯る占有権の切り換えタイミングは
、現在ローカルバスを占有使用しているバスマスタにお
けるバスサイクルの終了タイミングに同期されるから、
その切り換えタイミングが現在バスを占有使用している
バスマスタにおけるバスサイクルの途中になることはな
く、それによって、そのバスマスタによるデータメモリ
ＤＭなどのに対するアクセスが途切れてその後当該動作
を補完することができなくなってしまう事態は確実に防
止される。
ＣＰＵ及びＤＭＡＣによるバスの使用サイクルにおける
同サイクルの最終タイミングに呼応するバスサイクル最
終タイミング信号ＴＬＩ及びＴＬ２を受け、そのロウレ
ベルへの変化に同期してリクエスト信号ＲＥＱＩ及びＲ
ＥＱ２をサンプリングし、そのハイレベルへの変化に同
期してローカルバスの占有使用権の移動を行なうから、
より優先度の高いバスマスタによってローカルバスの占
有使用要求が後からなされる場合、即座に優先順位の高
いバスマスタにローカルバスの占有使用権を渡すことが
できる。その場合、斯る占有権の切り換えタイミングは
、現在ローカルバスを占有使用しているバスマスタにお
けるバスサイクルの終了タイミングに同期されるから、
その切り換えタイミングが現在バスを占有使用している
バスマスタにおけるバスサイクルの途中になることはな
く、それによって、そのバスマスタによるデータメモリ
ＤＭなどのに対するアクセスが途切れてその後当該動作
を補完することができなくなってしまう事態は確実に防
止される。
次に上記実施例における占有使用権の切り換え制御動作
の１例を第２図をも参照しながら説明する。
の１例を第２図をも参照しながら説明する。
先ず、第２図の時刻ｔ工においてダイレクト・メモリ・
アクセス・コントローラＤＭＡＣからバスアービタＡＲ
Ｂに供給されるリクエスト信号ＲＥＱ２がロウレベルに
されてローカルバスの使用要求が出されると、時刻ｔ２
においてバスサイクル終了タイミング信号ＴＬＩがロウ
レベルにされるタイミングに同期して、リクエスト信号
ＲＥＱ２及び中央処理装置ＣＰＵから供給されるリクエ
スト信号ＲＥＱＩがバスアービタＡＲＢによってサンプ
リングされる。
アクセス・コントローラＤＭＡＣからバスアービタＡＲ
Ｂに供給されるリクエスト信号ＲＥＱ２がロウレベルに
されてローカルバスの使用要求が出されると、時刻ｔ２
においてバスサイクル終了タイミング信号ＴＬＩがロウ
レベルにされるタイミングに同期して、リクエスト信号
ＲＥＱ２及び中央処理装置ＣＰＵから供給されるリクエ
スト信号ＲＥＱＩがバスアービタＡＲＢによってサンプ
リングされる。
このとき、リクエスト信号ＲＥＱＩはハイレベルにされ
、中央処理袋［ＣＰＵからはローカルバスの使用要求が
出されていないから、バスアービタＡＲＢは、上記バス
サイクル終了タイミング信号ＴＬＩが時刻ｔ３において
ハイレベルにされるタイミングに同期してアクノリッジ
信号ＡＣＫ２をロウレベルに変化させる。それによって
、斯るアクノリッジ信号ＡＣＫ２が供給されるダイレク
ト・メモリ・アクセス・コントローラＤＭＡＣは、ロー
カルバスの占有使用が認められる。
、中央処理袋［ＣＰＵからはローカルバスの使用要求が
出されていないから、バスアービタＡＲＢは、上記バス
サイクル終了タイミング信号ＴＬＩが時刻ｔ３において
ハイレベルにされるタイミングに同期してアクノリッジ
信号ＡＣＫ２をロウレベルに変化させる。それによって
、斯るアクノリッジ信号ＡＣＫ２が供給されるダイレク
ト・メモリ・アクセス・コントローラＤＭＡＣは、ロー
カルバスの占有使用が認められる。
ダイレクト・メモリ・アクセス・コントローラＤＭＡＣ
によるローカルバスの占有使用途上の時刻ｔ４において
、中央処理装置ＣＰＵから供給されるリクエスト信号Ｒ
ＥＱＩがロウレベルに変化されてローカルバスの使用要
求が出されると、次に上記バスサイクル終了タイミング
信号ＴＬ２がロウレベルにされる時刻ｔ、に同期して、
そのリクエスト信号ＲＥＱＩ及び上記リクエスト信号Ｒ
ＥＱ２がバスアービタＡＲＢによってサンプリングされ
る。
によるローカルバスの占有使用途上の時刻ｔ４において
、中央処理装置ＣＰＵから供給されるリクエスト信号Ｒ
ＥＱＩがロウレベルに変化されてローカルバスの使用要
求が出されると、次に上記バスサイクル終了タイミング
信号ＴＬ２がロウレベルにされる時刻ｔ、に同期して、
そのリクエスト信号ＲＥＱＩ及び上記リクエスト信号Ｒ
ＥＱ２がバスアービタＡＲＢによってサンプリングされ
る。
このとき、両リクエスト信号ＲＥＱＩ及びＲＥＱ２は共
にローカルバスの占有使用要求をするロウレベルにされ
ているから、バスアービタＡＲＢは、バスマスタＣＰＵ
及びＤＭＡＣ相互間における優先順位の規定に従ってそ
の要求に対する優先度の判別を行なう。本実施例に従え
ば、中央処理装置ＣＰＵの方が優先順位が高い。従って
、バスアービタＡＲＢは、上記バスサイクル終了タイミ
ング信号ＴＬ２がハイレベルにされる時刻ｔ、、におい
て、アクノリッジ信号ＡＣＫ２をハイレベルに変化させ
ると共に、アクノリッジ信号ＡＣＫＩをロウレベルに変
化させて、ローカルバスの占有使用権を、ダイレクト・
メモリ・アクセス・コントローラＤＭＡＣからそれより
も優先順位の高い中央処理装置ＣＰＵに渡す。斯るロー
カルバスに対する占有使用権の移動タイミングは、最初
にローカルバスを占有使用しているダイレクト・メモリ
・アクセス・コントローラＤＭＡＣにおけるバスサイク
ルの終了タイミングである時刻ｔ６に同期されるから、
その占有使用権の切り換え直前にダイレクト・メモリ・
アクセス・コントローラＤＭＡＣがデータメモリＤＭな
どに対して行なっていたアクセス動作は確実に完了され
、その後再びローカルバスに対する占有使用権が斯るコ
ントロー ラＤ Ｍ Ａ Ｃに返されたときに、斯るア
クセス動作で得られたデータは次の動作において完全な
形で利用可能とされる。
にローカルバスの占有使用要求をするロウレベルにされ
ているから、バスアービタＡＲＢは、バスマスタＣＰＵ
及びＤＭＡＣ相互間における優先順位の規定に従ってそ
の要求に対する優先度の判別を行なう。本実施例に従え
ば、中央処理装置ＣＰＵの方が優先順位が高い。従って
、バスアービタＡＲＢは、上記バスサイクル終了タイミ
ング信号ＴＬ２がハイレベルにされる時刻ｔ、、におい
て、アクノリッジ信号ＡＣＫ２をハイレベルに変化させ
ると共に、アクノリッジ信号ＡＣＫＩをロウレベルに変
化させて、ローカルバスの占有使用権を、ダイレクト・
メモリ・アクセス・コントローラＤＭＡＣからそれより
も優先順位の高い中央処理装置ＣＰＵに渡す。斯るロー
カルバスに対する占有使用権の移動タイミングは、最初
にローカルバスを占有使用しているダイレクト・メモリ
・アクセス・コントローラＤＭＡＣにおけるバスサイク
ルの終了タイミングである時刻ｔ６に同期されるから、
その占有使用権の切り換え直前にダイレクト・メモリ・
アクセス・コントローラＤＭＡＣがデータメモリＤＭな
どに対して行なっていたアクセス動作は確実に完了され
、その後再びローカルバスに対する占有使用権が斯るコ
ントロー ラＤ Ｍ Ａ Ｃに返されたときに、斯るア
クセス動作で得られたデータは次の動作において完全な
形で利用可能とされる。
ここで、従来のようなバスサイクル終了タイミング信号
ＴＬ２が供給されない形式のバスアービタによって上記
のような占有使用権の切り換え制御が行なわれるとする
なら、時刻ｔ４においてより優先度の高い中央処理装置
ＣＰＵによってローカルバスの使用要求が出されても、
時刻ｔ７においてリクエスト信号ＲＥＱ２がハイレベル
に変化されることによって時刻ｔ６にアクノリッジ信号
ＡＣＫ２がハイレベルに変化された後の時刻ｔ９まで待
って初めて、ローカルバスの占有使用権が中央処理装置
ＣＰＵに移されることになる。このようにバスサイクル
終了タイミング信号ＴＬ２が供給されない形式ではダイ
レクト・メモリ・アクセス・コントローラＤ Ｍ Ａ
Ｃの動作が終了するまで中央処理装置ｃＰＵによる動作
は待たされることになるが、本実施例の構成においては
、より優先順位の高いバスマスタからバスの使用要求が
あった場合には、ローカルバスの占有使用権の移動を高
速で達成することができる。
ＴＬ２が供給されない形式のバスアービタによって上記
のような占有使用権の切り換え制御が行なわれるとする
なら、時刻ｔ４においてより優先度の高い中央処理装置
ＣＰＵによってローカルバスの使用要求が出されても、
時刻ｔ７においてリクエスト信号ＲＥＱ２がハイレベル
に変化されることによって時刻ｔ６にアクノリッジ信号
ＡＣＫ２がハイレベルに変化された後の時刻ｔ９まで待
って初めて、ローカルバスの占有使用権が中央処理装置
ＣＰＵに移されることになる。このようにバスサイクル
終了タイミング信号ＴＬ２が供給されない形式ではダイ
レクト・メモリ・アクセス・コントローラＤ Ｍ Ａ
Ｃの動作が終了するまで中央処理装置ｃＰＵによる動作
は待たされることになるが、本実施例の構成においては
、より優先順位の高いバスマスタからバスの使用要求が
あった場合には、ローカルバスの占有使用権の移動を高
速で達成することができる。
また、バスサイクル終了タイミング信号ＴＬＩ及びＴＬ
２が供給されない形式では、ローカルバスの占有使用権
の移動制御に際して、ローカルバスの使用要求に対する
優先順位の判別の他に、現在ローカルバスを占有使用し
ているバスマスタから供給されるリクエスト信号のレベ
ル変化をも判別しなければならないため、その分だけ論
理構成が複雑になってローカルバスに対する占有使用権
の切り換え制御に時間を要してしまう０本実施例の場合
には、そのようなリクエスト信号のレベル変化に対する
判別動作が必要無いのでローカルバスに対する占有使用
権の切り換え制御に対する論理構成が簡素化され、その
点においてもローカルバスの占有使用権の移動制御に対
して高速化を図ることができると共に、バスアービタＡ
ＲＢの回路規模の簡素化を図ることができる。
２が供給されない形式では、ローカルバスの占有使用権
の移動制御に際して、ローカルバスの使用要求に対する
優先順位の判別の他に、現在ローカルバスを占有使用し
ているバスマスタから供給されるリクエスト信号のレベ
ル変化をも判別しなければならないため、その分だけ論
理構成が複雑になってローカルバスに対する占有使用権
の切り換え制御に時間を要してしまう０本実施例の場合
には、そのようなリクエスト信号のレベル変化に対する
判別動作が必要無いのでローカルバスに対する占有使用
権の切り換え制御に対する論理構成が簡素化され、その
点においてもローカルバスの占有使用権の移動制御に対
して高速化を図ることができると共に、バスアービタＡ
ＲＢの回路規模の簡素化を図ることができる。
更に、上記バスアービタＡＲＢは、バスサイクルの終了
タイミングを直接具てローカルバスの占有使用権の設定
や切り換え制御などを行なうから、アクノリッジ信号Ａ
ＣＫ２をハイレベルに変化させる動作とアクノリッジ信
号ＡＣＫＩをロウレベルに変化させる動作との間におけ
るような占有使用権の切り換え動作において特別なタイ
ミング的余裕を採る必要はない。バスサイクルの終了タ
イミングを直接具ない形式ならば、時刻ｔ、から時刻ｔ
９までのようなデッドサイクルを生じてしまう。
タイミングを直接具てローカルバスの占有使用権の設定
や切り換え制御などを行なうから、アクノリッジ信号Ａ
ＣＫ２をハイレベルに変化させる動作とアクノリッジ信
号ＡＣＫＩをロウレベルに変化させる動作との間におけ
るような占有使用権の切り換え動作において特別なタイ
ミング的余裕を採る必要はない。バスサイクルの終了タ
イミングを直接具ない形式ならば、時刻ｔ、から時刻ｔ
９までのようなデッドサイクルを生じてしまう。
以上の説明から明らかなように本実施例によれば以下の
効果を得ることができる。
効果を得ることができる。
（１）バスアービタＡＲＢは、夫々のバスマスタＣＰｔ
Ｊ及びＤＭＡＣによるバスの使用サイクルにおける同サ
イクルの最終タイミングに呼応するバスサイクル最終タ
イミング信号ＴＬＩ及びＴＬ２を受け、そのロウレベル
への変化に同期してリクエスト信号ＲＥＱＩ及びＲＥＱ
２をサンプリングし、そのハイレベルへの変化に同期し
てローカルバスの占有使用権の移動を行なうから、より
優先度の高いバスマスタによってローカルバスの占有使
用要求が後からなされる場合、即座に優先順位の高いバ
スマスタにローカルバスの占有使用権を渡すことができ
る。
Ｊ及びＤＭＡＣによるバスの使用サイクルにおける同サ
イクルの最終タイミングに呼応するバスサイクル最終タ
イミング信号ＴＬＩ及びＴＬ２を受け、そのロウレベル
への変化に同期してリクエスト信号ＲＥＱＩ及びＲＥＱ
２をサンプリングし、そのハイレベルへの変化に同期し
てローカルバスの占有使用権の移動を行なうから、より
優先度の高いバスマスタによってローカルバスの占有使
用要求が後からなされる場合、即座に優先順位の高いバ
スマスタにローカルバスの占有使用権を渡すことができ
る。
（２）上記効果より、本実施例のバスアービタを有する
システムの動作に柔軟性を持たせることができる。
システムの動作に柔軟性を持たせることができる。
（３）ローカルバスの占有使用権を切り換えるとき、斯
る占有権の切り換えタイミングは、現在ローカルバスを
占有使用しているバスマスタにおけるバスサイクルの終
了タイミングに同期されるから、その切り換えタイミン
グが現在バスを占有使用しているバスマスタにおけるバ
スサイクルの途中になることはなく、それによって、そ
のバスマスタによるデータメモリＤＭなどのに対するア
クセスが途切れてその後当該動作を補完することができ
なくなってしまう事態は確実に防止される。
る占有権の切り換えタイミングは、現在ローカルバスを
占有使用しているバスマスタにおけるバスサイクルの終
了タイミングに同期されるから、その切り換えタイミン
グが現在バスを占有使用しているバスマスタにおけるバ
スサイクルの途中になることはなく、それによって、そ
のバスマスタによるデータメモリＤＭなどのに対するア
クセスが途切れてその後当該動作を補完することができ
なくなってしまう事態は確実に防止される。
（４）ローカルバスの占有使用権を切り換え制御すると
き、リクエスト信号のレベル変化に対する判別動作が必
要無いのでローカルバスに対する占有使用権の切り換え
制御に対する論理構成が簡素化され、その点においても
ローカルバスの占有使用権の移動制御に対して高速化を
図ることができると共に、バスアービタＡＲＢの回路規
模の簡素化を図ることができる。
き、リクエスト信号のレベル変化に対する判別動作が必
要無いのでローカルバスに対する占有使用権の切り換え
制御に対する論理構成が簡素化され、その点においても
ローカルバスの占有使用権の移動制御に対して高速化を
図ることができると共に、バスアービタＡＲＢの回路規
模の簡素化を図ることができる。
（５）バスサイクルの終了タイミングを直接具てローカ
ルバスの占有使用権の設定や切り換え制御などを行なう
から、アクノリッジ信号ＡＣＫ２をハイレベルに変化さ
せる動作とアクノリッジ信号ＡＣＫＩをロウレベルに変
化させる動作との間におけるような占有使用権の切り換
え動作において特別なタイミング的余裕を採る必要はな
く、そのような動作においてデッドサイクルを生じない
。
ルバスの占有使用権の設定や切り換え制御などを行なう
から、アクノリッジ信号ＡＣＫ２をハイレベルに変化さ
せる動作とアクノリッジ信号ＡＣＫＩをロウレベルに変
化させる動作との間におけるような占有使用権の切り換
え動作において特別なタイミング的余裕を採る必要はな
く、そのような動作においてデッドサイクルを生じない
。
それによって、バスの使用効率の向上を達成することが
できる。
できる。
（６）本実施例のように、バスサイクルを規定する既存
のタイミング信号をバスサイクル終了タイミング信号と
して利用すれば、特別斯るタイミング信号を形成する回
路は必要なく、システム構成の簡素化に寄与することが
できる。
のタイミング信号をバスサイクル終了タイミング信号と
して利用すれば、特別斯るタイミング信号を形成する回
路は必要なく、システム構成の簡素化に寄与することが
できる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。
例えば、上記実施例におけるバスサイクル終了タイミン
グ信号は、一連のバスサイクルを規定する既存のタイミ
ング信号を利用したが、それと実質的に同一の専用信号
を特別に形成してもよい。
グ信号は、一連のバスサイクルを規定する既存のタイミ
ング信号を利用したが、それと実質的に同一の専用信号
を特別に形成してもよい。
また、各バスマスタのバスサイクルが等しい場合は、そ
の１つを代表としてバスアービタに供給すればよい。バ
スマスタは、上記実施例では中央処理装置とダイレクト
・メモリ・アクセス・コントローラとしたが、それに限
定されるものではなく、リフレッシュ・コントローラな
どバスに対する制御権を持つものであればよい。また、
バスマスタが結合されるバスは、上記実施例のようなロ
ーカルバスに限定されず、システムバスのようなぞの他
のバスであってもよい。
の１つを代表としてバスアービタに供給すればよい。バ
スマスタは、上記実施例では中央処理装置とダイレクト
・メモリ・アクセス・コントローラとしたが、それに限
定されるものではなく、リフレッシュ・コントローラな
どバスに対する制御権を持つものであればよい。また、
バスマスタが結合されるバスは、上記実施例のようなロ
ーカルバスに限定されず、システムバスのようなぞの他
のバスであってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である複数のバスマスタを
同一半導体チップに持つデータ処理装置に適用した場合
について説明したが、それに限定されるものではなく、
例えば複数のバスマスタを持つシステムボードなどにも
適用することができる。そのとき、バスアービタは、Ｔ
ＴＬ回路などによって構成される。本発明は、少なくと
も複数のバスマスタ相互間におけるバス使用権の調停を
行なう条件のものに適用することが可能である。
をその背景となった利用分野である複数のバスマスタを
同一半導体チップに持つデータ処理装置に適用した場合
について説明したが、それに限定されるものではなく、
例えば複数のバスマスタを持つシステムボードなどにも
適用することができる。そのとき、バスアービタは、Ｔ
ＴＬ回路などによって構成される。本発明は、少なくと
も複数のバスマスタ相互間におけるバス使用権の調停を
行なう条件のものに適用することが可能である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。
て得られる効果を簡単に説明すれば下記の通りである。
即ち、夫々のバスマスタによるバスの使用サイクルにお
ける同サイクルの最終タイミングに呼応するものであっ
て、夫々のバスマスタにおける同期制御用クロック信号
に基づいて形成されるタイミング信号を受け、そのタイ
ミング信号の動作レベル時期に上記リクエスト信号をサ
ンプリングし、各バスマスタ間における優先順位の規定
に従って当該バスサイクルの終了タイミングに同期させ
るように上記タイミング信号に基づいて上記バスの占有
使用権を移動制御することにより、所定のバスマスタが
バスを占有使用しているとき、それよりも優先順位の高
いバスマスタからバスの使用要求があると、現在バスを
占有使用しているバスマスタにおけるバスサイクルの終
了と同時に当該使用要求に応じて即座にバスの占有使用
権を移動させることができる。
ける同サイクルの最終タイミングに呼応するものであっ
て、夫々のバスマスタにおける同期制御用クロック信号
に基づいて形成されるタイミング信号を受け、そのタイ
ミング信号の動作レベル時期に上記リクエスト信号をサ
ンプリングし、各バスマスタ間における優先順位の規定
に従って当該バスサイクルの終了タイミングに同期させ
るように上記タイミング信号に基づいて上記バスの占有
使用権を移動制御することにより、所定のバスマスタが
バスを占有使用しているとき、それよりも優先順位の高
いバスマスタからバスの使用要求があると、現在バスを
占有使用しているバスマスタにおけるバスサイクルの終
了と同時に当該使用要求に応じて即座にバスの占有使用
権を移動させることができる。
第１図は本発明に斯るバスアービタの１実施例に係るブ
ロック図、 第２図は動作説明のためのタイムチャートである。 ＭＣＵ・・・マイクロコンピュータユニット、ＡＲＢ・
・・バスアービタ、ＣＰＵ・・・中央処理装置、ＤＭＡ
Ｃ・・・ダイレクト・メモリ・アクセス・コントローラ
、ＲＥＱＩ及びＲＥＱ２・・リクエスト信号、ＡＣＫＩ
及びＡＣＫ２・・・アクノリッジＦ 号、ＴＬｌ及びＴ
Ｌ２・・・バスサイクル最終タイミング信号、ＬＤＢ・
・・ローカルデータバス、ＬＡＢ・・ローカルアドレス
バス、ＬＣＢ・・・ローカルコントロールバス。 Ｘ−ノ′
ロック図、 第２図は動作説明のためのタイムチャートである。 ＭＣＵ・・・マイクロコンピュータユニット、ＡＲＢ・
・・バスアービタ、ＣＰＵ・・・中央処理装置、ＤＭＡ
Ｃ・・・ダイレクト・メモリ・アクセス・コントローラ
、ＲＥＱＩ及びＲＥＱ２・・リクエスト信号、ＡＣＫＩ
及びＡＣＫ２・・・アクノリッジＦ 号、ＴＬｌ及びＴ
Ｌ２・・・バスサイクル最終タイミング信号、ＬＤＢ・
・・ローカルデータバス、ＬＡＢ・・ローカルアドレス
バス、ＬＣＢ・・・ローカルコントロールバス。 Ｘ−ノ′
Claims (1)
- 【特許請求の範囲】 １、複数のバスマスタからバスの占有使用を要求するた
めのリクエスト信号が供給されると共に、その使用要求
に対してバスの占有使用を認めるためのアクノリッジ信
号を夫々のバスマスタに供給することにより、複数のバ
スマスタ間におけるバスの占有使用権の移動制御を行な
うバスアービタにおいて、夫々のバスマスタによるバス
の使用サイクルにおける同サイクルの最終タイミングに
呼応するタイミング信号を受け、各バスマスタ間におけ
る優先順位の規定に従って当該バスサイクルの終了タイ
ミングに同期させるように上記タイミング信号に基づい
て上記バスの占有使用権を移動させることを特徴とする
バスアービタ。 ２、上記タイミング信号は、その動作レベルによって上
記リクエスト信号のサンプリング時期を規定し、また、
その非動作レベルへの変化によってバスの占有使用権の
移動制御時期を規定するものであることを特徴とする特
許請求の範囲第１項記載のバスアービタ。 ３、上記タイミング信号は、夫々のバスマスタにおける
同期制御用クロック信号に基づいて形成されるものであ
ることを特徴とする特許請求の範囲第１項又は第２項記
載のバスアービタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19535086A JPS6352255A (ja) | 1986-08-22 | 1986-08-22 | バスア−ビタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19535086A JPS6352255A (ja) | 1986-08-22 | 1986-08-22 | バスア−ビタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352255A true JPS6352255A (ja) | 1988-03-05 |
Family
ID=16339706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19535086A Pending JPS6352255A (ja) | 1986-08-22 | 1986-08-22 | バスア−ビタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6352255A (ja) |
-
1986
- 1986-08-22 JP JP19535086A patent/JPS6352255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623672A (en) | Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment | |
| US5862356A (en) | Pipelined distributed bus arbitration system | |
| US5933610A (en) | Predictive arbitration system for PCI bus agents | |
| EP0383475A2 (en) | Shared resource arbitration | |
| US20050289268A1 (en) | Internal bus system | |
| KR100252752B1 (ko) | 다단계 제어 버스 중재장치 | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| US20120221754A1 (en) | System on chip bus system and a method of operating the bus system | |
| EP0886218B1 (en) | Time multiplexed scheme for deadlock resolution in distributed arbitration | |
| JPS6352255A (ja) | バスア−ビタ | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JP2006251875A (ja) | バス調停装置及びバス調停方法 | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| US20030158985A1 (en) | Systems and methods for fair arbitration between multiple request signals | |
| JPS6160162A (ja) | バス調停方式 | |
| JPH06266657A (ja) | 情報処理装置 | |
| JPH022445A (ja) | 多重バスシステム | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JP2002073536A (ja) | バス調停装置及びバス調停方法 | |
| JPH06214946A (ja) | 多段バスのバス使用権調停方式 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH01205365A (ja) | バス獲得制御方式 | |
| JPH09179609A (ja) | 制御装置 | |
| JPS58217071A (ja) | 情報処理システム |