JPS63503250A - データの記憶法 - Google Patents

データの記憶法

Info

Publication number
JPS63503250A
JPS63503250A JP62502413A JP50241387A JPS63503250A JP S63503250 A JPS63503250 A JP S63503250A JP 62502413 A JP62502413 A JP 62502413A JP 50241387 A JP50241387 A JP 50241387A JP S63503250 A JPS63503250 A JP S63503250A
Authority
JP
Japan
Prior art keywords
memory
stored
data
memory cell
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62502413A
Other languages
English (en)
Other versions
JP2591771B2 (ja
Inventor
ブラウニンガー,ユルゲン
Original Assignee
ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング filed Critical ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Publication of JPS63503250A publication Critical patent/JPS63503250A/ja
Application granted granted Critical
Publication of JP2591771B2 publication Critical patent/JP2591771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 データの記憶法 公知技術 本発明は請求の範囲第1項の上位概念に記載のデータ記憶法に関する。
計算機およびこれと接続されでいるメモリを有する制御装置において、データン メモリセルに記憶する場合に、給電電圧の遮断によりエラーのあるデータまたは 不完全なデータが記憶されてしまうことかわる。メモリのメモリセル中でのデー タの記憶は例えば10m5は持続する0とができる。Cの期間中に電圧が遮断さ れるかまたは障害により損なわれると、メモリセルは以後は不確定な値乞有する ことがめる。部ちこの場合は通常は、新たなデータが記憶ちれることもなくまた 以前のデータが保持されることもない。
記憶石れるべきデータを保護するために知られていることは、これらのデータ7 何1にも記憶して、電圧ン再び加えた時に記憶内容の回復ン多数決にもとついて 実施することでちる。例えば多l記憶が3つのアドレスにより行なうことができ る時は、電圧の再投入の場合に、少くとも2つのメモリセルにおいて保持ちれて いたメモリ内容が取り出ちれる。しかしながらこの種の多重記憶は、記憶場所お よび記憶時間に対する多額の費用を必要とする。
本発明の利点 これに対して本発明の方法は、請求の範囲第1項の特徴部分に示されている構成 を有し芒らに次の利点を有する、即ち記憶場所に対する著しくわずかな付加費用 によジデータを記憶過程中に保護するようにし、かつ給電電圧の遮断により失な われた記憶セル自答の回復がいかなる時でも可能である利点を有する。3つの一 時メモリセルが設けられ、そのうちの第1および第3メモリセルは記憶前に識別 記号を有するようにされる。第1の一時メモリに前もってアドレスをファイルし た後に、記憶されるべきデータが第2の一時メモリセルに入力式れる。次に第3 一時メモリセルに一時記憶識別記号がファイルされ、第4の記憶ステップにおい てデータの記憶が所望のアドレスで行なわれる。後続の別の2つの記憶ステップ において次に第1一時メモリセルおよび第2一時メモリセルに再ひもとの識別記 号が記憶ちれる。この筏の記憶サイクルは6つの記憶ステップを含み、この場合 、各々の記憶ステップは1つのメモリセルにおいてだけ変更を行なう。記憶過程 中に記憶サイクルが中断ちれると、個々のメモリセルに記憶ちれている情報また はデータが計算機により、内容が所望のアドレスの個所で正しく記憶嘔れ7tl ・否か、またはこの記憶過程の場合に電圧遮断により正しい記憶が多分行なわれ なかったのではないか否かが、検出される。
正しいアドレスおよび所為のデータは次に電圧の投入接続の場合に、このアドレ スおよびデータ用に設けられている一時メモリから取り出ちれる。
給電電圧の印加後に常に第1および第3メモリセルの内容が検査てれ、次にこの 内容に所定の識別記号が付きれ、石らに場合により、第1一時メモリにファイル ちれているアドレスの下に第2一時メモリの内容が記憶される。著しく簡単なメ モリセル呼び出しを用いてデータの正しい記憶の検査を実施することができる。
本発明の方法は特に有利に自動車の電子制御において用いることができる。自動 車の場合に有利に、電子タコグラフのデータの保護のためにおよび/またはエン ジン状態を特徴づけるエンジン特性データの記憶過程の保護のために、用いるこ とができる。自動車の車載電源は運転中に種々の影響を受けて、その几め電圧変 動な生ぜδセることがある。この電圧変動値がデータ転送にN害を与え得る値に 達すると、本発明の方法によりこの種の障害の発生の際に、どこの個所で記憶過 程が不適切に終了でれたかが一義的に検出され、その結果Cの障害の生じた記憶 過程が場合によりもう一度繰り返芒れる。特にl要なのは、本発明の方法により 、点火の遮断の際および同時に生する給t′wL圧の遮断の際に、これに起因す る不正確なデータ転送が検出ちれ正しくないデータの記憶が回避嘔れるis成で める。
図面 次に本発明を図面を用いて詳細に説明する。
第1図はメモリ過程の流れ図、第2図は一時メモリと主メモリとに分割てれた不 揮発性のメモリ、および第3図は不揮発性のメモリを有する制御装置の基本構成 を示す。
第1図に示てれている流れ図および第2図に示されているメモリセルを用いて、 メモリ過程を説明する。
給電電圧の遮断により消失ちれるメモリセルの内容の保護および回復のために、 一時メモリZSとして、3つのメモリセルχ、Y、Zが用いられる。次の六に与 えられているアドレスAは、王メモリH8の中でデータDを記憶丁べ@場所を与 える。
X Y Z A 最初 Ki ? K2 ? 3、 A D K O? 4、 A D K Q D 5、 K I D K OD 6、K i D K 2 D 王−および一時メモリとして例えばEEFROMを設けることができる。Oのメ モリにおいて、3つの一時メモリセルはアドレスX、YおよびZを有する。メモ リセルXKは最初に識別記号に1が、メモリセルZには識別記号に2が記憶逼れ る。データDを3つのアドレスAの下に記憶すべき時は、このことは次のステッ プの順序で行なわれる: 1、 メモリセルXにアドレスAが記憶される。
2、 メモリセルYにデータDが記憶ちれる。
6、 メモリセルZK識別記号KOが記憶ちれる。
4、 メモリセルAにデータDが記憶ちれる。このことが本来の記憶を形成する 。
5、 メモリセルXに識別記号に1が記憶芒れる。
6、 メモリセルZに識別記号に2:EX記憶δれる。
識別記号に1はメモリの全部のアドレスAとは異なるようにする必要があり1名 らに一時諏別記号KOはに2とは異なるようにする必要がある。しかし識別記号 に1とに2は等しくすることができる。注目すべきことは前記のステップ1〜6 の各々は電圧の遮断により中断芒れることがhり、そのため場合により、その@ 匿これからマ芒に査き込筐れるべきメモリセルX。
Y、Z、Aの内容が破壊芒れることである。
電圧が印加芒れたたび毎にメモリセルXおよびZが初期値設定ルーチンにおいて 検査ちれる(図面参照)。
メモリセルXが識別記号に1を内容とする時は、ステップ1の終了後からステッ プ5の終了までに、一番最後になちれた記憶に対して中断が生じなかった、卯ち メモリセルX、YおよびZのほかに残りの全部のメモリセルの内容が破壊されて いない。XおよびZの具体的な初期状態を設定するために、メモリセル2かそれ までに識別記号に2を内容としていない時は、メモリセルZの中に識別記号に2 が記憶ちれる。
メモリセルXが識別記号に1を内容としないが、しかしメモリセルZが識別記号 に2を内容とする時は、ステップ乙の終了後からステップ乙の終了まで、最後に なされた記憶に対して中断が生じなかった、部ちメモリセルX、 YおよびZを 除いて全部のメモリセル−内容が破壊嘔れていない。XおよびYの具体的な初期 状態を設定するために、メモリセルXの中に識別記号に1が記憶逼れる。
反対にメモリセルXが識別記号に1を内容とセす、かつメモリセルZが識別記号 に2を内容としない時は、上述の記憶過程のステップ乙の終了とステップ5の終 了との間で電圧が遮断されでしまっている。そのためメモリセルXはアドレスA を内容とし、メモリセルYはにに記憶されるべきデータDを内容とする。ステッ プ4はこの一合は中断てれてし1つていることが多い。そのためメモリセルAの 内容は問題となる。この理由から前記の記憶過程はステップ4.5および6で終 了でれる。この目的のために必要とちれる、アドレスAbよびデータDに対する 値は、メモリセルXおよびYの中に準備ちれている。
遮断後に行なわれる初期値設定ルーチンは、図示されているように、まず最初に 、メモリセルXの内容かに1と等しいか否かが検量ちれる。同しい時はZの内容 かに2と等しいか否かが検査ちれる。Z=に2の時は初期値設定ルーチンが終了 嘔れる。反対に2かに2に等しくない時はに2がZへ記憶6れる。
初期値設定ルーチンのスタート後に、メモリセルXかに1に等しくないCとが検 出ちれると、Zかに2に等しいか否かが検査ちれ、等しい時はに1がXへ記憶嘔 れる。Zかに2に等しくない時はYのDがAへ次瀉に1かXへ嘔らに続いてに2 がZへ記憶される。そのため初期値設定ルーチンは終了毛れる。
第3図に制御装置SGの基本構成が狩人記憶装置でるる不揮発性のメモIJ S と共に示ちれている。IIJ御装置SGはメモIJ Sと同様に電池電源Uから 給電嘔れる。
制御装kSGは複数本のデータ線路を弁してセンサまたは他の発信器と接続でれ ている。この場合これらの発信器はモータMにまたは監視毛れるべき他の装置に 設けられる。制御装置SGは受信したデータを処理して、必要である限りこれら をメモIJ Sに記憶する。記憶でれたデータと実際のデータにもとづいて制御 装置SC)が制御タスクを実行する。この場合、必要とちれる制御信号は?b1 4御縁路SL1〜SLnを弁じて相応の装置へ伝送ちれる。
国際調査報告 ANNEX To THE INTERNAT工0NAL 5EARCHREP ORT 0NDE−A−22201500X102/73 None

Claims (5)

    【特許請求の範囲】
  1. 1.記憶過程中に作動電圧の電圧変化が生じた際のデータ損失から防止するため に不揮発性メモリにデータを記憶する方法において、不揮発性の一時メモリ(Z S)を設け、該不揮発性一時メモリの中に、記憶されるべきデータ(D)と所属 のアドレス(A)と識別記号(K0,K1,K2)を記憶過程の状態に関連づけ てフアイルしておくようにし、さらに記憶されたデータ(D)を、識別記号(K 0〜K2)にもとづいてデータ(D)の確実友記憶が主メモリ(HS)において 信号化されるまでの間、主メモリ(HS)の中へ伝送するようにしたことを特徴 とする不揮発性メモリにデータを記憶する方法。
  2. 2.識別記号(K0〜K2)にもとづいて、一時メモリ(ZS)にむいて記憶さ れるべきデータ(D)が不完全であることが識別された時は、記憶過程を遮断す るようにした請求の範囲第1項に記載の方法。
  3. 3.少くとも2つの識別記号を設け、そのうちの一方の識別記号が一時メモリ( ZS)の中への正しい取り込みを識別させるようにし、他方の識別記号が主メモ リ(HS)において行衣われる記憶過程の終了を識別させるようにした請求の範 囲第1項または第2項に記載の方法。
  4. 4.一時メモリ(ZS)として3つのメモリセル(X,Y,Z)を設け、そのう ちの第1および第3のメモリセル(X,Z)が各記憶過程の前に識別記号(K1 ,K2)を内容とするようにし、さらにメモリ過程の開始時に第1メモリセル( X)の中にまず最初にアドレス(A)を記憶し、次に第2メモリセル(Y)に所 属の内容(D)を記憶し、それから第3メモリセル(Z)に一時記憶識別記号( K0)を記憶するようにし、さらに第2メモリセルの内容を第1メモリセル(X )に一時記憶されたアドレス(A)の下に王メモリ(HS)においてフアイルす るようにし、さらに第1および第3メモリセル(X,Z)において相次いで再び もとの識別記号(K1,K2)を記憶するようにした前記の請求の範囲のいずれ か1つに記載の方法。
  5. 5.給電電圧の印加後に常時まず最初に第1および第3メモリセル(X,Z)の 内容を検査するようにし、次にこれらの内容に所属の識別記号(K1,K2)を 付はるようにしかつ場合により第1メモリセル(X)の中にフアイルされている アドレス(A)の下に第2メモリセル(Y)の内容(D)を記憶するようにした 請求の範囲第4項に記載の方法。
JP62502413A 1986-05-20 1987-04-14 データの記憶法 Expired - Lifetime JP2591771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863616895 DE3616895A1 (de) 1986-05-20 1986-05-20 Verfahren zum abspeichern von daten
DE3616895.5 1986-05-20

Publications (2)

Publication Number Publication Date
JPS63503250A true JPS63503250A (ja) 1988-11-24
JP2591771B2 JP2591771B2 (ja) 1997-03-19

Family

ID=6301190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62502413A Expired - Lifetime JP2591771B2 (ja) 1986-05-20 1987-04-14 データの記憶法

Country Status (4)

Country Link
EP (1) EP0268597B1 (ja)
JP (1) JP2591771B2 (ja)
DE (2) DE3616895A1 (ja)
WO (1) WO1987007406A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084002A (ja) * 1999-09-10 2001-03-30 Aisin Seiki Co Ltd 制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522144A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Memory protecting device
JPS58141491A (ja) * 1982-02-15 1983-08-22 Fujitsu Ltd バブルメモリのデ−タ保護方式
JPS5958699A (ja) * 1982-09-27 1984-04-04 Meidensha Electric Mfg Co Ltd 不揮発性ramのデ−タ保持方式

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD94912A1 (ja) * 1971-07-21 1973-01-12
US4096578A (en) * 1976-12-20 1978-06-20 International Business Machines Corporation Data system with microprocessor featuring multiplexed data transfer and repeat cycle driving arrangement
JPS5637883A (en) * 1979-09-04 1981-04-11 Fanuc Ltd Information rewrite system
JPS6022438B2 (ja) * 1980-05-06 1985-06-01 松下電器産業株式会社 不揮発性メモリのリフレッシュ方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522144A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Memory protecting device
JPS58141491A (ja) * 1982-02-15 1983-08-22 Fujitsu Ltd バブルメモリのデ−タ保護方式
JPS5958699A (ja) * 1982-09-27 1984-04-04 Meidensha Electric Mfg Co Ltd 不揮発性ramのデ−タ保持方式

Also Published As

Publication number Publication date
DE3764929D1 (de) 1990-10-18
DE3616895A1 (de) 1987-11-26
EP0268597B1 (de) 1990-09-12
EP0268597A1 (de) 1988-06-01
JP2591771B2 (ja) 1997-03-19
WO1987007406A1 (en) 1987-12-03

Similar Documents

Publication Publication Date Title
US5138548A (en) Method of assuring integrity of information being stored
US4393500A (en) Method of modifying data stored in non-volatile memory and testing for power failure occurring during modification
US4517663A (en) Method of rewriting data in non-volatile memory, and system therefor
US4959768A (en) Apparatus for tracking predetermined data for updating a secondary data base
JP2846739B2 (ja) Eepromメモリの安全更新方法
US6622205B1 (en) Process for the secure writing of a pointer for a circular memory
EP0448970A2 (en) An information processing device having an error check and correction circuit
JP3667920B2 (ja) Icカード
US4888686A (en) System for storing information with comparison of stored data values
CN109240622A (zh) 一种eeprom数据写入的方法及系统
US6718466B1 (en) Data medium with restorable original base data content, and method for its production
JPS63503250A (ja) データの記憶法
CN105538917A (zh) 一种防出错耗材芯片和控制方法
JP3296043B2 (ja) 車両用電子制御装置
US5283907A (en) Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory
US6654288B2 (en) Method and device for backing up data in a memory module and memory module
JPH06261408A (ja) モニタ装置
US5146458A (en) Data transfer checking system
WO1992019046A1 (en) EEPROM MEMORY SYSTEMS FOR 'n OUT OF m' CODES
JP4661244B2 (ja) 空気調和機
JPS58112106A (ja) シ−ケンスプログラムの照合方法及びその装置
JPH04152488A (ja) Icカード
US5764659A (en) Apparatus for preventing writing to a releasable storage device
JPH11143784A (ja) プログラマブルコントローラ用表示装置
JP3741873B2 (ja) Ramの診断装置