JP2591771B2 - データの記憶法 - Google Patents
データの記憶法Info
- Publication number
- JP2591771B2 JP2591771B2 JP62502413A JP50241387A JP2591771B2 JP 2591771 B2 JP2591771 B2 JP 2591771B2 JP 62502413 A JP62502413 A JP 62502413A JP 50241387 A JP50241387 A JP 50241387A JP 2591771 B2 JP2591771 B2 JP 2591771B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- stored
- data
- memory cell
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 公知技術 本発明は請求の範囲第１項の上位概念に記載のデータ
記憶法に関する。
記憶法に関する。
計算機およびこれと接続されているメモリを有する制
御装置において、データをメモリセルに記憶する場合
に、給電電圧の遮断によりエラーのあるデータまたは不
完全なデータが記憶されてしまうことがある。メモリの
メモリセル中でのデータの記憶は例えば10msは持続する
ことができる。この期間中に電圧が遮断されるかまたは
障害により損なわれると、メモリセルは以後は不確定な
値を有することがある。即ちこの場合は通常は、新たな
データが記憶されることもなくまた以前のデータが保持
されることもない。
御装置において、データをメモリセルに記憶する場合
に、給電電圧の遮断によりエラーのあるデータまたは不
完全なデータが記憶されてしまうことがある。メモリの
メモリセル中でのデータの記憶は例えば10msは持続する
ことができる。この期間中に電圧が遮断されるかまたは
障害により損なわれると、メモリセルは以後は不確定な
値を有することがある。即ちこの場合は通常は、新たな
データが記憶されることもなくまた以前のデータが保持
されることもない。
記憶されるべきデータを保護するために知られている
ことは、これらのデータを何重にも記憶して、電圧を再
び加えた時に記憶内容の回復を多数決にもとづいて実施
することである。例えば多重記憶が３つのアドレスによ
り行なうことができる時は、電圧の再投入の場合に、少
くとも２つのメモリセルにおいて保持されていたメモリ
内容が取り出される。しかしながらこの種の多重記憶
は、記憶場所および記憶時間に対する多額の費用を必要
とする。
ことは、これらのデータを何重にも記憶して、電圧を再
び加えた時に記憶内容の回復を多数決にもとづいて実施
することである。例えば多重記憶が３つのアドレスによ
り行なうことができる時は、電圧の再投入の場合に、少
くとも２つのメモリセルにおいて保持されていたメモリ
内容が取り出される。しかしながらこの種の多重記憶
は、記憶場所および記憶時間に対する多額の費用を必要
とする。
本発明の利点 これに対して本発明の方法は、請求の範囲第１項の特
徴部分に示されている構成を有しさらに次の利点を有す
る、即ち記憶場所に対する著しくわずかな付加費用によ
りデータを記憶過程中に保護するようにし、かつ給電電
圧の遮断により失なわれた記憶セル内容の回復がいかな
る時でも可能である利点を有する。３つの一時メモリセ
ルが設けられ、そのうちの第１および第３メモリセルは
記憶前に識別記号を有するようにされる。第１の一時メ
モリに前もつてアドレスをフアイルした後に、記憶され
るべきデータが第２の一時メモリセルに入力される。次
に第３一時メモリセルに一時記憶識別記号がフアイルさ
れ、第４の記憶ステツプにおいてデータの記憶が所望の
アドレスで行なわれる。後続の別の２つの記憶ステツプ
において次に第１一時メモリセルおよび第２一時メモリ
セルに再びもとの識別記号が記憶される。この種の記憶
サイクルは６つの記憶ステツプを含み、この場合、各々
の記憶ステツプは１つのメモリセルにおいてだけ変更を
行なう。記憶過程中に記憶サイクルが中断されると、個
々のメモリセルに記憶されている情報またはデータが計
算機により、内容が所望のアドレスの個所で正しく記憶
されたか否か、またはこの記憶過程の場合に電圧遮断に
より正しい記憶が多分行なわれなかつたのではないか否
かが、検出される。
徴部分に示されている構成を有しさらに次の利点を有す
る、即ち記憶場所に対する著しくわずかな付加費用によ
りデータを記憶過程中に保護するようにし、かつ給電電
圧の遮断により失なわれた記憶セル内容の回復がいかな
る時でも可能である利点を有する。３つの一時メモリセ
ルが設けられ、そのうちの第１および第３メモリセルは
記憶前に識別記号を有するようにされる。第１の一時メ
モリに前もつてアドレスをフアイルした後に、記憶され
るべきデータが第２の一時メモリセルに入力される。次
に第３一時メモリセルに一時記憶識別記号がフアイルさ
れ、第４の記憶ステツプにおいてデータの記憶が所望の
アドレスで行なわれる。後続の別の２つの記憶ステツプ
において次に第１一時メモリセルおよび第２一時メモリ
セルに再びもとの識別記号が記憶される。この種の記憶
サイクルは６つの記憶ステツプを含み、この場合、各々
の記憶ステツプは１つのメモリセルにおいてだけ変更を
行なう。記憶過程中に記憶サイクルが中断されると、個
々のメモリセルに記憶されている情報またはデータが計
算機により、内容が所望のアドレスの個所で正しく記憶
されたか否か、またはこの記憶過程の場合に電圧遮断に
より正しい記憶が多分行なわれなかつたのではないか否
かが、検出される。
正しいアドレスおよび所属のデータは次に電圧の投入
接続の場合に、このアドレスおよびデータ用に設けられ
ている一時メモリから取り出される。
接続の場合に、このアドレスおよびデータ用に設けられ
ている一時メモリから取り出される。
給電電圧の印加後に常に第１および第３メモリセルの
内容が検査され、次にこの内容に所定の識別記号が付さ
れ、さらに場合により、第１一時メモリにフアイルされ
ているアドレスの下に第２一時メモリの内容が記憶され
る。著しく簡単なメモリセル呼び出しを用いてデータの
正しい記憶の検査を実施することができる。
内容が検査され、次にこの内容に所定の識別記号が付さ
れ、さらに場合により、第１一時メモリにフアイルされ
ているアドレスの下に第２一時メモリの内容が記憶され
る。著しく簡単なメモリセル呼び出しを用いてデータの
正しい記憶の検査を実施することができる。
本発明の方法は特に有利に自動車の電子制御において
用いることができる。自動車の場合に有利に、電子タコ
グラフのデータの保護のためにおよび／またはエンジン
状態を特徴づけるエンジン特性データの記憶過程の保護
のために、用いることができる。自動車の車載電源は運
転中に種々の影響を受けて、そのため電圧変動を生ぜさ
せることがある。この電圧変動値がデータ転送に障害を
与え得る値に達すると、本発明の方法によりこの種の障
害の発生の際に、どこの個所で記憶過程が不適切に終了
されたかが一義的に検出され、その結果この障害の生じ
た記憶過程が場合によりもう一度繰り返される。特に重
要なのは、本発明の方法により、点火の遮断の際および
同時に生ずる給電電圧の遮断の際に、これに起因する不
正確なデータ転送が検出され正しくないデータの記憶が
回避される構成である。
用いることができる。自動車の場合に有利に、電子タコ
グラフのデータの保護のためにおよび／またはエンジン
状態を特徴づけるエンジン特性データの記憶過程の保護
のために、用いることができる。自動車の車載電源は運
転中に種々の影響を受けて、そのため電圧変動を生ぜさ
せることがある。この電圧変動値がデータ転送に障害を
与え得る値に達すると、本発明の方法によりこの種の障
害の発生の際に、どこの個所で記憶過程が不適切に終了
されたかが一義的に検出され、その結果この障害の生じ
た記憶過程が場合によりもう一度繰り返される。特に重
要なのは、本発明の方法により、点火の遮断の際および
同時に生ずる給電電圧の遮断の際に、これに起因する不
正確なデータ転送が検出され正しくないデータの記憶が
回避される構成である。
図面 次に本発明を図面を用いて詳細に説明する。
第１図はメモリ過程の流れ図、第２図は一時メモリと
主メモリとに分割された不揮発性のメモリ、および第３
図は不揮発性のメモリを有する制御装置の基本構成を示
す。
主メモリとに分割された不揮発性のメモリ、および第３
図は不揮発性のメモリを有する制御装置の基本構成を示
す。
第１図に示されている流れ図および第２図に示されて
いるメモリセルを用いて、メモリ過程を説明する。給電
電圧の遮断により消失されるメモリセルの内容の保護お
よび回復のために、一時メモリZSとして、３つのメモリ
セルX,Y,Zが用いられる。次の表に与えられているアド
レスＡは、主メモリHSの中でデータＤを記憶すべき場所
を与える。
いるメモリセルを用いて、メモリ過程を説明する。給電
電圧の遮断により消失されるメモリセルの内容の保護お
よび回復のために、一時メモリZSとして、３つのメモリ
セルX,Y,Zが用いられる。次の表に与えられているアド
レスＡは、主メモリHSの中でデータＤを記憶すべき場所
を与える。
X Ｙ Z A 最初 K1 ？ K2 ？ 1. A ？ K2 ？ 2. A Ｄ K2 ？ 3. A Ｄ K0 ？ 4. A Ｄ K0 Ｄ 5. K1 Ｄ K0 Ｄ 6. K1 Ｄ K2 Ｄ 主−および一時メモリとして例えばEEPROMを設けるこ
とができる。このメモリにおいて、３つの一時メモリセ
ルはアドレスX,YおよびＺを有する。メモリセルＸには
最初に識別記号K1が、メモリセルＺには識別記号K2が記
憶される。データＤを３つのアドレスＡの下に記憶すべ
き時は、このことは次のステツプの順序で行なわれる： 1. メモリセルＸにアドレスＡが記憶される。
とができる。このメモリにおいて、３つの一時メモリセ
ルはアドレスX,YおよびＺを有する。メモリセルＸには
最初に識別記号K1が、メモリセルＺには識別記号K2が記
憶される。データＤを３つのアドレスＡの下に記憶すべ
き時は、このことは次のステツプの順序で行なわれる： 1. メモリセルＸにアドレスＡが記憶される。
2. メモリセルＹにデータＤが記憶される。
3. メモリセルＺに識別記号K0が記憶される。
4. メモリセルＡにデータＤが記憶される。このことが
本来の記憶を形成する。
本来の記憶を形成する。
5. メモリセルＸに識別記号K1が記憶される。
6. メモリセルＺに識別記号K2が記憶される。
識別記号K1はメモリの全部のアドレスＡとは異なるよ
うにする必要があり、さらに一時識別記号K0はK2とは異
なるようにする必要がある。しかし識別記号K1とK2は等
しくすることができる。注目すべきことは前記のステツ
プ１〜６の各々は電圧の遮断により中断されることがあ
り、そのため場合により、その都度これからまさに書き
込まれるべきメモリセルX,Y,Z,Aの内容が破壊されるこ
とである。
うにする必要があり、さらに一時識別記号K0はK2とは異
なるようにする必要がある。しかし識別記号K1とK2は等
しくすることができる。注目すべきことは前記のステツ
プ１〜６の各々は電圧の遮断により中断されることがあ
り、そのため場合により、その都度これからまさに書き
込まれるべきメモリセルX,Y,Z,Aの内容が破壊されるこ
とである。
電圧が印加されたたび毎にメモリセルＸおよびＺが初
期値設定ルーチンにおいて検査される（図面参照）。
期値設定ルーチンにおいて検査される（図面参照）。
メモリセルＸが識別記号K1を内容とする時は、ステツ
プ１の終了後からステツプ５の終了までに、一番最後に
なされた記憶に対して中断が生じなかつた、即ちメモリ
セルX,YおよびＺのほかに残りの全部のメモリセルの内
容が破壊されていない。ＸおよびＺの具体的な初期状態
を設定するために、メモリセルＺがそれまでに識別記号
K2を内容としていない時は、メモリセルＺの中に識別記
号K2が記憶される。
プ１の終了後からステツプ５の終了までに、一番最後に
なされた記憶に対して中断が生じなかつた、即ちメモリ
セルX,YおよびＺのほかに残りの全部のメモリセルの内
容が破壊されていない。ＸおよびＺの具体的な初期状態
を設定するために、メモリセルＺがそれまでに識別記号
K2を内容としていない時は、メモリセルＺの中に識別記
号K2が記憶される。
メモリセルＸが識別記号K1を内容としないが、しかし
メモリセルＺが識別記号K2を内容とする時は、ステツプ
３の終了後からステツプ６の終了まで、最後になされた
記憶に対して中断が生じなかつた、即ちメモリセルX,Y
およびＺを除いて全部のメモリセル−内容が破壊されて
いない。ＸおよびＹの具体的な初期状態を設定するため
に、メモリセルＸの中に識別記号K1が記憶される。
メモリセルＺが識別記号K2を内容とする時は、ステツプ
３の終了後からステツプ６の終了まで、最後になされた
記憶に対して中断が生じなかつた、即ちメモリセルX,Y
およびＺを除いて全部のメモリセル−内容が破壊されて
いない。ＸおよびＹの具体的な初期状態を設定するため
に、メモリセルＸの中に識別記号K1が記憶される。
反対にメモリセルＸが識別記号K1を内容とせず、かつ
メモリセルＺが識別記号K2を内容としない時は、上述の
記憶過程のステツプ３の終了とステツプ５の終了との間
で電圧が遮断されてしまつている。そのためメモリセル
ＸはアドレスＡを内容とし、メモリセルＹはここに記憶
されるべきデータＤを内容とする。ステツプ４はこの場
合は中断されてしまつていることが多い。そのためメモ
リセルＡの内容は問題となる。この理由から前記の記憶
過程はステツプ4,5および６で終了される。この目的の
ために必要とされる、アドレスＡおよびデータＤに対す
る値は、メモリセルＸおよびＹの中に準備されている。
メモリセルＺが識別記号K2を内容としない時は、上述の
記憶過程のステツプ３の終了とステツプ５の終了との間
で電圧が遮断されてしまつている。そのためメモリセル
ＸはアドレスＡを内容とし、メモリセルＹはここに記憶
されるべきデータＤを内容とする。ステツプ４はこの場
合は中断されてしまつていることが多い。そのためメモ
リセルＡの内容は問題となる。この理由から前記の記憶
過程はステツプ4,5および６で終了される。この目的の
ために必要とされる、アドレスＡおよびデータＤに対す
る値は、メモリセルＸおよびＹの中に準備されている。
遮断後に行なわれる初期値設定ルーチンは、図示され
ているように、まず最初に、メモリセルＸの内容がK1と
等しいか否かが検査される。同しい時はＺの内容がK2と
等しいか否かが検査される。Ｚ＝K2の時は初期値設定ル
ーチンが終了される。反対にＺがK2に等しくない時はK2
がＺへ記憶される。
ているように、まず最初に、メモリセルＸの内容がK1と
等しいか否かが検査される。同しい時はＺの内容がK2と
等しいか否かが検査される。Ｚ＝K2の時は初期値設定ル
ーチンが終了される。反対にＺがK2に等しくない時はK2
がＺへ記憶される。
初期値設定ルーチンのスタート後に、メモリセルＸが
K1に等しくないことが検出されると、ＺがK2に等しいか
否かが検査され、等しい時はK1がＸへ記憶される。Ｚが
K2に等しくない時はＹのＤがＡへ次にK1がＸへさらに続
いてK2がＺへ記憶される。そのため初期値設定ルーチン
は終了される。
K1に等しくないことが検出されると、ＺがK2に等しいか
否かが検査され、等しい時はK1がＸへ記憶される。Ｚが
K2に等しくない時はＹのＤがＡへ次にK1がＸへさらに続
いてK2がＺへ記憶される。そのため初期値設定ルーチン
は終了される。
第３図に制御装置SGの基本構成が持久記憶装置である
不揮発性のメモリＳと共に示されている。制御装置SGは
メモリＳと同様に電池電源Ｕから給電される。制御装置
SGは複数本のデータ線路を介してセンサまたは他の発信
器と接続されている。この場合これらの発信器はモータ
Ｍにまたは監視されるべき他の装置に設けられる。制御
装置SGは受信したデータを処理して、必要である限りこ
れらをメモリＳに記憶する。記憶されたデータと実際の
データにもとづいて制御装置SGが制御タスクを実行す
る。この場合、必要とされる制御信号は制御線路SL1〜S
Lnを介して相応の装置へ伝送される。
不揮発性のメモリＳと共に示されている。制御装置SGは
メモリＳと同様に電池電源Ｕから給電される。制御装置
SGは複数本のデータ線路を介してセンサまたは他の発信
器と接続されている。この場合これらの発信器はモータ
Ｍにまたは監視されるべき他の装置に設けられる。制御
装置SGは受信したデータを処理して、必要である限りこ
れらをメモリＳに記憶する。記憶されたデータと実際の
データにもとづいて制御装置SGが制御タスクを実行す
る。この場合、必要とされる制御信号は制御線路SL1〜S
Lnを介して相応の装置へ伝送される。
Claims (4)
- 【請求項１】記憶過程中に、作動電圧の変化により生じ
るデータ損失を防止するため不揮発性メモリにデータを
記憶する方法であって、 不揮発性メモリ（ZS）が設けられており、 該不揮発性メモリに、記憶すべきデータ（Ｄ）と、所属
のアドレス（Ａ）と、 識別記号（K0,K1,K2）とを記憶過程の状態と関連してフ
ァイルし、 前記記憶されたデータ（Ｄ）を、識別記号（K0,K1,K2）
によってデータ（Ｄ）が主メモリ（HS）に確実に記憶さ
れたことが通報されるまで、主メモリ（HS）に伝送する
ようにした方法において、 一時メモリ（ZS）として３つのメモリセル（X,Y,Z）を
設け、 そのうちの第１および第３メモリセル（X,Z）には各記
憶過程の前に、識別記号（K1,K2）を記憶し、 記憶過程の開始時に、第１のメモリセル（Ｘ）にまずア
ドレス（Ａ）を記憶し、次に第２のメモリセル（Ｙ）に
所属のデータ内容（Ｄ）を、次に第３のメモリセル
（Ｚ）に一時記憶識別記号（K0）を記憶し、 第２のメモリセルのデータ内容を、第１のメモリセル
（Ｘ）に一時記憶されたアドレスの下で、主メモリ（H
S）に記憶し、 第１と第３のメモリセル（X,Z）に順次、元の識別記号
（K1,K2）を再び記憶することを特徴とする、データの
記憶方法。 - 【請求項２】識別記号（K0,K1,K2）に基づき、一時メモ
リ（ZS）に記憶すべきデータが不完全であることが識別
された場合は、記憶過程を遮断するようにした請求の範
囲第１項記載の方法。 - 【請求項３】少なくとも２つの識別記号を設け、そのう
ちの一方の識別記号が一時メモリ（ZS）への正しい伝送
記憶を表し、他方の識別記号が主メモリ（HS）で行われ
る記憶過程の終了を表すようにした請求の範囲第１項ま
たは第２項記載の方法。 - 【請求項４】給電電圧の印加後には常に、まず第１およ
び第３のメモリセル（X,Z）の内容を検査し、 次に、これらメモリセルの内容を所属の識別記号と共に
読み出し、 第１のメモリセル（Ｘ）にファイルされているアドレス
の下で、第２のメモリセル（Ｙ）の内容（Ｄ）を記憶す
るようにした請求の範囲第１項から第３項までのいずれ
か１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863616895 DE3616895A1 (de) | 1986-05-20 | 1986-05-20 | Verfahren zum abspeichern von daten |
| DE3616895.5 | 1986-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63503250A JPS63503250A (ja) | 1988-11-24 |
| JP2591771B2 true JP2591771B2 (ja) | 1997-03-19 |
Family
ID=6301190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62502413A Expired - Lifetime JP2591771B2 (ja) | 1986-05-20 | 1987-04-14 | データの記憶法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0268597B1 (ja) |
| JP (1) | JP2591771B2 (ja) |
| DE (2) | DE3616895A1 (ja) |
| WO (1) | WO1987007406A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001084002A (ja) * | 1999-09-10 | 2001-03-30 | Aisin Seiki Co Ltd | 制御装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD94912A1 (ja) * | 1971-07-21 | 1973-01-12 | ||
| JPS522144A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Memory protecting device |
| US4096578A (en) * | 1976-12-20 | 1978-06-20 | International Business Machines Corporation | Data system with microprocessor featuring multiplexed data transfer and repeat cycle driving arrangement |
| JPS5637883A (en) * | 1979-09-04 | 1981-04-11 | Fanuc Ltd | Information rewrite system |
| JPS6022438B2 (ja) * | 1980-05-06 | 1985-06-01 | 松下電器産業株式会社 | 不揮発性メモリのリフレッシュ方式 |
| JPS6040111B2 (ja) * | 1982-02-15 | 1985-09-09 | 富士通株式会社 | バブルメモリのデ−タ保護方式 |
| JPS5958699A (ja) * | 1982-09-27 | 1984-04-04 | Meidensha Electric Mfg Co Ltd | 不揮発性ｒａｍのデ−タ保持方式 |
-
1986
- 1986-05-20 DE DE19863616895 patent/DE3616895A1/de not_active Withdrawn
-
1987
- 1987-04-14 WO PCT/DE1987/000170 patent/WO1987007406A1/de active IP Right Grant
- 1987-04-14 JP JP62502413A patent/JP2591771B2/ja not_active Expired - Lifetime
- 1987-04-14 EP EP87902395A patent/EP0268597B1/de not_active Expired - Lifetime
- 1987-04-14 DE DE8787902395T patent/DE3764929D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3764929D1 (de) | 1990-10-18 |
| DE3616895A1 (de) | 1987-11-26 |
| JPS63503250A (ja) | 1988-11-24 |
| EP0268597B1 (de) | 1990-09-12 |
| EP0268597A1 (de) | 1988-06-01 |
| WO1987007406A1 (en) | 1987-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138548A (en) | Method of assuring integrity of information being stored | |
| US7774382B2 (en) | Method and apparatus for configuring a control device, and corresponding control device | |
| US20030055552A1 (en) | Tamper detection for vehicle controller | |
| EP2221724B1 (en) | Vehicular Memory Management Apparatus | |
| US20080201035A1 (en) | Electronic control apparatus having self-diagnosis function | |
| US6430709B1 (en) | Apparatus and method for diagnosing microcomputer memory | |
| KR100378224B1 (ko) | Ｉｃ카드 | |
| US4888686A (en) | System for storing information with comparison of stored data values | |
| EP0954863B1 (en) | System and method for memory reset of a vehicle controller | |
| US6308121B1 (en) | Electronic control unit, in particular for a device provided in a motor vehicle | |
| JPS6243714A (ja) | 回路装置 | |
| JP2591771B2 (ja) | データの記憶法 | |
| EP2709073B1 (en) | Electronic control unit of vehicle | |
| EP0803813B1 (en) | Data backup apparatus of a semiconductor memory | |
| JP3296043B2 (ja) | 車両用電子制御装置 | |
| US5283907A (en) | Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory | |
| US6853295B2 (en) | Vehicular control unit with self shut-off function and abnormality detection function | |
| EP0070184B1 (en) | A method of testing memory | |
| JP2004021520A (ja) | 車両用電子制御装置 | |
| WO1992019046A1 (en) | EEPROM MEMORY SYSTEMS FOR 'n OUT OF m' CODES | |
| JP3750692B2 (ja) | 車両用電子制御装置 | |
| US20100057272A1 (en) | Methods and systems for securing vehicle data | |
| EP0361683B1 (en) | Data transfer method between memories | |
| JPH1196082A (ja) | 車両用メモリ書換え装置 | |
| KR0179868B1 (ko) | 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법 |